# LHCシングルビームを用いた ATLAS 実験 前後方ミューオントリガーシステムの性能評価

神戸大学大学院 理学研究科物理学専攻 粒子物理研究室 071s123s 早川俊

平成 21 年 2 月 27 日

# 概要

スイスのジュネーブ近郊にある CERN(欧州原子核研究機構) に作られた大型陽子陽子加速器 LHC(Large Hadron Collider) が、2008 年 9 月についに稼動を始めた。

LHC 加速器に設置される検出器の一つとして ATLAS(A Toroidal LHC Apparatus)がある。 ATLAS 検出器では、標準模型で予言されていながら未発見の Higgs 粒子や、超対称性粒子の探 索が行われる。

LHC 加速器では、7*TeV* まで加速した陽子バンチどうしを、重心系で 14*TeV* という高エネル ギー状態で、40*MHz* の高頻度な衝突を起こす。この時に発生する膨大なデータの中から、注目 しているイベントを選別するためにトリガーを用いる。このトリガーは、ハードウェアで処理 を行う Level1 トリガー、ソフトウェアで処理を行う Level2 トリガーと、Event Filter の三段階 で構成されている。

我々が主に携わっているものは、Level1トリガーに組み込まれている前後方ミューオントリガー (LVL1 Endcap ミューオントリガー)である。

LVL1 Endcap ミューオントリガーは、TGC(Thin Gap Chamber)から読み出されたミューオン のトラック情報をエレクトロニクスで処理する事で、より高い横方向運動量 (Pt)を持つトラッ クを選別する。

このトリガー条件の設定は、コミッショニング(性能テスト)ごとに変更される。ATLAS検 出器の TGC 組み立てが完了して以降、宇宙線でコミッショニングが行われてきたが、LHC の 稼動と共に TGC もビーム入射にあわせた設定が成された。

最初のビーム入射は、片方向のみビームを回すシングルビームによるコミッショニングが行われた。残念ながら、現在LHCは事故によって一時稼動停止してしまっているが、LHCの事故後もATLASのコミッショニングは続けられ、宇宙線によって検証が続行された。

私は LVL1 Endcap ミューオントリガーの TGC エレクトロニクスにおける最終段階のトリガー モジュールである Sector Logic の設定と、その為の研究開発を行った。

本論文では、シングルビームによって取得されたデータと、その後に行われた宇宙線による コミッショニングの結果から、シングルビーム設定における TGC システムの構築と動作検証、 および Sector Logic のトリガーモジュールとしての検証について見ていく。

# 目 次

第1章	序論	6			
第2章	ATLAS 実験	8			
2.1	LHC	8			
2.2	ATLASの目指す物理	10			
	2.2.1  標準模型 Higgs 粒子	10			
	2.2.2 超対称性粒子 (SUSY)	12			
	2.2.3  超対称性 Higgs 粒子	13			
	2.2.4 その他の物理	14			
2.3	ATLAS 検出器	14			
	2.3.1 内部飛跡検出器	16			
	2.3.2 カロリメータ	16			
	2.3.3 ミューオン・スペクトロメータ	17			
	2.3.4 マグネットシステム	20			
2.4	ATLAS 実験でのトリガー & DAQ システム	22			
	2.4.1 LVL1	23			
	2.4.2 LVL2	25			
	2.4.3 EF (Event Filter)	26			
第3章	TGC ミューオントリガーシステム	27			
3.1	TGC の構造	27			
	3.1.1 TGC のシグナル	29			
	3.1.2 TGC の検出効率	30			
3.2	TGC の配置	30			
3.3	トリガースキーム				
3.4	TGC エレクトロニクス	35			
	3.4.1 システム全体	35			
	3.4.2 TGC エレクトロニクスの設置	38			
	3.4.3 ASD(Amplifier Shaper Discriminator) Board	39			
	3.4.4 PP (Patch Panel) ASIC	39			
	3.4.5 SLB (Slave Board) ASIC	41			
	3.4.6 JRC(JTAG Routing Controller)	43			
	3.4.7 DCS(Detector Control System)	43			
	3.4.8 PS Board	43			
	3.4.9 SPP(Service Patch Panel) Board	44			
	3.4.10 PS Pack	45			
	3.4.11 HPT(High-Pt Board)	46			

	3.4.12 Sector Logic
	3.4.13 SSW(Star Switch) 48
	3.4.14 ROD(Read Out Driver Board)
	3.4.15 High-Pt Star-switch Controller Board (HSC)
	3.4.16 Control Configuration Interface Board(CCI)
3.5	トリガーシミュレーションでのパフォーマンス
	3.5.1 トリガーシミュレーション 51
	3.5.2 トリガー効率
第4章	Sector Logic 53
4.1	Sector Logic の概要
4.2	Sector Logic Board
4.3	Sector Logic のトリガーの論理処理 55
	4.3.1 Delay
	4.3.2 Decoder
	4.3.3 $R - \phi$ Coincidence
	4.3.4 TrackSelector
	4.3.5 Encoder
4.4	トリガー生成の例外処理
	4.4.1 Stripの境界問題
	4.4.2 HPT モジュールのバグ対応 60
	443 EI/FI 61
4 5	Sector Logic のトリガー生成以外の機能 61
1.5	451 Trigger Counter 61
	4.5.2 Mask 61
	4.5.2 Mask
	4.5.5 Stopper
	4.5.4 Input Checker
16	4.5.5 Logic ID
4.0	461  CLimber that  = 2
	4.0.1 $G$ -Link $[COT]OT = 900 \text{ gr}/\text{ gr}$
	4.0.2 G-State Checker
	4.0.3 G-Link Reset
	4.0.4 Reset Order Accepter
4 7	4.0.5 G-LINK のタイミノク 同題 C 別処 05
4./	CPLD
	4./.1 VME Access
1.0	4.7.2 JTAG Router
4.8	Sector Logic $\mathcal{O} \exists \mathcal{V} \mathcal{I} \mathcal{I} \neq \exists \mathcal{V} \cdots \mathcal{I} \neq \exists \mathcal{V} \cdots \mathcal{I} = \mathcal{I}$
	4.8.1 LUT のコンフィキュレーション
	4.8.2 ATLAS ROD Crate DAQ
笛₅咅	LHCシンガルビーム 4
わっ早 5 1	$\Delta T = \Delta T $
3.1	AILAS ツシノフルレームビッドナッノ 08 5.1.1 DDTY
	J.I.I DFIA
	J.1.2 IVIDID

	5.1.3 Single Beam における ATLAS の目標	70
5.2	TGC の Single Beam セットアップ	71
	5.2.1 TGC	71
	5.2.2 Sector Logic	71
5.3	TGC のシングルビーム設定による宇宙線コミッショニング	72
第6章	Single Beam データの解析	73
6.1	Single Beam における TGC の測定結果	73
	6.1.1 Trigger Timing	73
	6.1.2 Readout Timing	74
6.2	Sector Logic の論理検証	75
	6.2.1 トリガータイミングについて	75
	6.2.2 SLのトリガー論理の動作確認について	75
第7章	まとめ	81

# 第1章 序論

2008 年に、スイスの CERN 研究所で建造が進められていた LHC 加速器が完成した。LHC は 周長 27kmの大型陽子陽子衝突型加速器で、重心系で 14TeV のエネルギーという世界最高エネ ルギーを持つ加速器実験である。

LHCには4つの衝突点があり、その一つにATLAS検出器がある。ATLAS検出器はLHCで 目標としている新粒子や、既に発見されている粒子も含めて、それらの発見や精密測定をおこ なうことのできる汎用粒子検出器であり、そのための高精度な検出器が多く設置される。

この ATLAS 検出器では、標準模型で予言されていながら未発見の Higgs 粒子の探索や、標 準理論の枠組みを超えた超対称性粒子の SUSY 粒子の探索が行われる。

LHC 加速器では、40*MHz* という高頻度で陽子のバンチ衝突が起こり、大量のイベントが発生 し、膨大なデータが読み出されることとなる。この中で実際に注目するイベントの発生頻度は 数 *Hz* 以下であり、検出器から読み出される信号の多くはバックグラウンド事象なので、ATLAS では三段階のトリガーを設けることで、興味あるイベントのみを取得するようにする。

このトリガーは、まずハードウェアで処理を行うLVL1トリガー、そしてソフトウェアで処理 を行うLVL2トリガー、そしてEVENT FILTER で構成されている。初段トリガーであるLVL1 トリガーにはミューオントリガーとカロリメータートリガーが存在する。特にミューオントリ ガーにはバレル部とエンドキャップ部でトリガー領域が分けられている。このLVL1トリガーで は、バンチ衝突頻度にあわせた高速処理と、安定性が要求される。ATLAS LVL1前後方ミュー オントリガーには、25*nsec*の時間分解能を持つ粒子検出器 TGC(Thin Gap Chamber)が設置さ れている。TGC は 2007 年にインストールが完了し、トリガー検出器として稼動している。

TGCは日本、イスラエル、そして中国と協力して作成、検査を行ってきた。稼動させるにあ たって、エレクトロニクスを含めた様々な動作検証が行われてきた。TGCはビッグホイールと 呼ばれる直径22mの円盤状に配置される。ATLAS検出器にインストールされたTGCは宇宙線 を用いたコミッショニング(性能検証)を行い、LHCのビーム衝突に向けて調整を行ってきた。 TGCはガスチェンバーであり、本番のビーム衝突時にも用いられる*CO*<sub>2</sub>/*n* – *Pentan*を使用し、 TGCから直接読み出された信号の処理を実際に行った。エレクトロニクスにおいては、特にシ ステムのコントロールの正確さや、トリガーと情報の読み出しタイミングの調整を行ってきた。 以上の調整は宇宙線ミューオンを観測することで行われた。

2008 年9月に LHC に初めてビームが入射した。本来は二方向からビームを入射し、衝突さ せるのだが、この時は片方ずつのシングルビームを入射していた。TGC も、シングルビーム入 射にあわせて専用の設定を行った。残念ながら現在 LHC は事故によって停止してしまってい るが、LHC 停止後も宇宙線データによるコミッショニングは続行された。現在はシングルビー ムのデータと、宇宙線のデータを用いた解析、検証が進められており、LHC 稼動再開、そして ビーム衝突に向けて着々と準備が進められている。

今回、この LHC シングルビームにあわせて TGC から読み出された信号の処理を行うハード ウェアに携わった。特に LVL1 トリガーの発行を最終的に決定する Sector Logic の研究開発を 行った。Sector Logic は内部ロジックの書き換え可能な FPGA(Field Programable Gate Array)を 搭載しており、状況の変化にも柔軟に対応出来るシステムとなっている。TGC から読み出され た信号は、最終段階ではこの Sector Logic で処理され、測定されたミューオンのトラックから 横方向運動量 (*P<sub>t</sub>*)の計算し、6段階の閾値判定を行いトリガー情報として出力する。

シングルビームにおける TGC のトリガー論理では、それまでの宇宙線コミッショニングで は閾値判定において一種類しか出せなかった事に対し、特別なトリガー条件を設けて三種類の 判定値を出力するようにした。シングルビームと宇宙線のデータを用いて Sector Logic のデー タを中心に解析を行った結果、Sector Logic は正確に信号を処理し、安定動作していることが 分かった。

Sector Logic はトリガー論理以外に、実験の状況を監視するシステムを搭載している。特に Sector Logic の入出力信号のレートを測定する機能は、シングルビームが ATLAS に到来したタ イミングを最初に検知したシステムの一つだった。これ以外にも Sector Logic には様々な機能 が増設されている。

こうしたトリガー以外の機能を含め、Sector Logic は ATLAS TGC のシステムの一つとして 非常に良好に動作している。

本論文において、各章については以下の趣旨で記述を行う。

・第二章 ATLAS 実験

CERN 研究所、LHC 加速器の説明と、本論文において主題となる ATLAS 実験全体の説明を 行う。物理現象の検出手法と、探索を行う主なターゲットとして見ている物理現象の解説から ATLAS 実験のモチベーションの説明をする。また、ATLAS 実験の三段階のトリガーの流れを説 明することで、ATLAS 実験ではどのように物理現象のデータを取得するかについて理解する。

・第三章 TGC ミューオントリガーシステム

LVL1 Endcap ミューオントリガーについて説明を行う。ATLAS Endcap 部に LVL1 Endcap ミューオントリガーを生成する目的で設置されたミューオン検出器である TGC と、TGC から 読み出された信号の処理を行うエレクトロニクスについての説明を行う。

・第四章 Sector Logic TGC エレクトロニクスの最終段に位置し、LVL1 トリガーを生成す る電子回路の、本論文において議論の中心となる Sector Logic についての説明を行う。Sector Logic のスペック、トリガー論理について説明をした上で、Sector Logic の制御機能や、実際に ATLAS 実験でどのように運用されるかについて見ていく。

・第五章 Single Beam 2008 年9月に行われた LHC シングルビームにおける ATLAS 検出器 のセットアップについて説明する。このシングルビームにおいて、ATLAS では通常のトリガー 論理ではなくシングルビーム用のトリガー機構が用いられたため、その内容について説明する。 またシングルビームにおける ATLAS 検出器の目標点を解説する。Sector Logic もシングルビー ム用の設定が成されたため、この時の設定について見ていく。

・第六章 Single Beam データの解析シングルビームから得られたデータを解析し、Sector Logic について注目した TGC の動作の検証を行う。Sector Logic に関しては、シングルビーム から得られたデータだけではなく、LHC の事故による停止後に行われたシングルビーム用設定 で行われた宇宙線テストで得られたデータも使用した動作検証と、シングルビームと宇宙線の 比較を行う。

第七章 まとめここまでに書かれてきたことのまとめと結論を記す。

# 第2章 ATLAS 実験

この章では始めに ATLAS 実験が行われる LHC 加速器について説明し、続いて ATLAS 実験 で発見が期待される物理、ATLAS 検出器の各検出器について説明する。

## 2.1 LHC

LHC(Large Hadron Collider)は、スイスとフランスの国境にある CERN(欧州合同原子核共同 研究機構)の地下 100mの位置に建造された、周長約 27km にもなる世界最大の大型陽子陽子 衝突型加速器である。LHC は 2008 年に完成し、同年 9 月にビーム入射が行われた。図 2.1 に LHC の加速器および実験室のレイアウトを示す。LHC は周長 27km にわたる超伝導磁石を使用 したハドロンコライダーであり、シンクロトロン放射によるエネルギー損失が少ないため 7TeV の高エネルギービームを実現する。このビームを双方向から正面衝突させることで、重心系で 14TeV という高エネルギー領域の実験を行う。陽子ビームは 1.1 × 10<sup>11</sup> 個づつバンチ化され、 Banch Crossing Rate は 40.08MHz でバンチ衝突が行われる。また、LHC における最大ルミノシ ティ10<sup>34</sup> cm<sup>-2</sup> sec<sup>-1</sup> で実験を行う際には、1 回のバンチ衝突あたり平均 23 回の陽子衝突が予想 される。LHC の主なパラメーターを表 2.1 に示す。



図 2.1: LHC 加速器

表 2.1: LHC 加速器の主	Eなパラメーター
------------------	----------

主リング周長	26.66km	重心系エネルギー(陽子+陽子)	7.0TeV+7.0TeV
(低) ルミノシティ	$10^{33} \text{cm}^{-2} \text{sec}^{-1}$	(高) ルミノシティ	$10^{34} \text{cm}^{-2} \text{sec}^{-1}$
ルミノシティ寿命	10 時間	入射エネルギー	450GeV
衝突頻度	40.08MHz	バンチ間隔	24.95nsec
1バンチあたりの陽子数	10 <sup>11</sup> 個	バンチの長さ	75mm
バンチ数	2835 個	バンチ衝突当たりの陽子衝突	23
衝突点のビーム半径	16µm	衝突角度	$200\mu$ rad

LHC には 4 つのビーム衝突点がありそれぞれに、後述する大型汎用検出器 ATLAS(A Troidal LHC ApparatuS)、ATLAS より小型の汎用検出器である CMS(the Compact Muon Solenoid 図 2.2)、重イオン衝突実験用検出器の ALICE (A Large Ion Collider Experiment 図 2.3)、B-Physics に特化した検出器 LHC-B(図 2.4) が設置される。



図 2.2: CMS

図 2.3: Alice

図 2.4: LHC-B

## 2.2 ATLASの目指す物理

ATLAS 実験の主要な目的は Higgs 粒子と超対称性粒子の発見である。以下にそれらについて 簡単に説明する。

#### 2.2.1 標準模型 Higgs 粒子

素粒子の標準模型において、Higgs 粒子は、ゲージボソンとフェルミオンに質量を与える粒子である。現在までにこの Higgs 粒子は発見されておらず、ATLAS 実験の主要な目的はこの Higgs 粒子の発見である。ATLAS 検出器は、質量 100GeV から 1TeV の広範囲で Higgs 粒子を 探索する能力を持つ。

Higgs 粒子は重い粒子と結合しやすいため、LHC では主に以下の4つの生成過程が考えられる。それぞれのファインマンダイアグラムを図 2.5 に、生成断面積と質量の関係を図 2.6 に示す。



図 2.5: Higgs 生成のファインマン・ダイアグラム

図 2.6: Higgs 生成断面積の質量依存

1.  $gg \rightarrow H$  (gluon fusion)

トップクォークやボトムクォークのループを介した過程で、最も断面積が大きい。その 反面、Higgs 粒子が崩壊して出来る粒子以外に大きな pT(運動量)を持つ粒子がなく、バッ クグラウンドとの選別が非常に難しい。

2.  $qq \rightarrow qqH$  (W/Z fusion) クォークから放出されたゲージボソンから Higgs 粒子が生成されている。断面積も比較 的大きく、反跳したクォークに起因する大きな pr を持つジェットが 2 本観測される特徴 があり、イベントの選別が比較的行いやすい。

- 3.  $qq \rightarrow (W/Z)H$  (W/Z associate production)  $ク \pi - \rho o$ の対消滅で生成されたゲージボソンから、更に Higgs 粒子が放射される過程。終 状態にゲージボソン (W/Z) が観測される特徴がある。
- *qq/gg* → *ttH* (top associate production)
  対生成されたトップクォークから、Higgs 粒子が放出される過程。断面積は小さいが、特徴のあるトップクォークペアを終状態に含んでいる。

次に Higgs 粒子の崩壊過程について述べる。崩壊過程の分岐比は図 2.7 に示すように Higgs の質量に依存しており、各領域で特徴的な崩壊過程が存在する。以下にそれぞれの崩壊過程を 簡単に説明する。



図 2.7: Higgs 崩壊分岐比の質量依存

1.  $H \rightarrow \gamma \gamma (m_H < 150 \text{ GeV})$ 

この質量領域では、実は  $b\bar{b}$ 、 $c\bar{c}$ 、 $\tau^+\tau^-$ が支配的であるが、陽子陽子衝突から引き起こされる QCD ジェットバックグラウンドと区別することが難しい。そこで希崩壊ではあるが  $H \rightarrow \gamma\gamma$ を観測し、不変質量  $M_{\gamma\gamma}$  分布を求めると、Higgs 粒子の質量が鋭いピークとして 存在する。エネルギー及び角度分解能の優れた電磁カロリメータが必要となる。

2.  $H \rightarrow \tau \tau (m_H < 150 \text{ GeV})$ 

Higgs 粒子が軽い場合、発見に有効とされているのがこのチャネルである。 $\gamma\gamma$ よりも崩壊確立が高く、W/Z fusion の生成過程を考えることでバックグラウンドと区別することができる。この場合、Higgs のピークはバックグランドである Z のピークのテールに現れる。 $\tau$ の崩壊にはニュートリノが含まれるので  $E_T^{miss}$  の精度が重要になる。

3.  $H \rightarrow ZZ^* \rightarrow 4l^{\pm}$  (120GeV~180GeV)

このモードは、最も綺麗なピークが得られるモードの一つである。一つのレプトン対に 対しては、不変質量 m<sub>z</sub>に等しいという条件を課することが出来るが、Z\*が仮想粒子であ るため、もう一方のレプトン対の不変質量には制限が無い。そのため、検出器には運動 量、エネルギーに対する高い分解能が求められる。

バックグラウンドとしては、 $ZZ^*$ 、 $Z\gamma^*$ 、 $t\bar{t}$ 、 $Zb\bar{b}$ がある。このうち $ZZ^*$ 、 $Z\gamma^*$ は減らすことは出来ないが、生成断面積もそれほど大きくない。 $t\bar{t}$ 、 $Zb\bar{b}$ はそれぞれレプトン対が、 Z 起源または  $Z^*$  起源であるという条件をつけることによって取り除くことが出来る。

- 4.  $H \rightarrow ZZ \rightarrow 4l^{\pm}$  (180GeV~800GeV) このモードが最も綺麗なピークを得られる。2 組のレプトン対の不変質量が共に  $m_Z$  に等 しいという条件を課すことが出来るため、信頼性の高いモードである。ただし、Higgs 粒 子の質量が大きくなるにつれ崩壊幅が急激に大きくなるため、有効性が落ちる。
- 5.  $H \rightarrow ZZ \rightarrow llvv$  (400GeV~) この領域では、このモードの方が $H \rightarrow ZZ \rightarrow 4l^{\pm}$ よりも分岐比が約6倍も高い。vvの不 変質量は再構成することは出来ないが、これに起因する消失横方向エネルギー $E_T^{miss}$ を精 密に測定することが必要になる。
- 6.  $H \to WW \to lvjj, H \to ZZ \to lljj$  (600GeV~) この領域ではこれらのモードが  $H \to ZZ \to 4l^{\pm}$  に比べて、 $H \to WW \to lvjj$  は約 150 倍、  $H \to ZZ \to lljj$  は約 20 倍の分岐比を持つ。これらのモードでは、バックグラウンドと区 別するために Higgs 粒子が *W*/*Z* 融合過程によって生成された場合を考える。この過程で は、散乱角前方にクォークによる 2 つのジェットが特徴的で、このジェットを指標とする ことでバックグラウンドを排除することが出来る。

最後に ATLAS 実験における標準 Higgs 粒子発見の可能性を図 2.8 に示す。図 2.8 より、30fb<sup>-1</sup>の積算ルミノシティがあれば、標準 Higgs 粒子は 5 $\sigma$  の確からしさで発見できることを示している。

2.2.2 超対称性粒子 (SUSY)

素粒子物理学の究極の目標は重力を含めた力の大統一であり、超対称性 (SUSY) の発見はこれに向けての大いなる一歩であると最も有力視されている。LEP でのゲージ理論の精密検証の結果、超対称性による力の大統一の可能性が示された。

この超対称性は、ボソンとフェルミオンを交換する。つまり通常知られているボソンやフェ ルミオンに対し、スピンが 1/2 だけ異なるスーパーパートナーと呼ばれる超対称性粒子の存在 を予言する。例えば、クォークやレプトン(フェルミオン)のスーパーパートナーとして、ス クォーク ( $\tilde{q}$ ) やスレプトン ( $\tilde{l}$ )(ボソン)があり、グルーオン(ボソン)のスーパーパートナーと して、グルイーノ ( $\tilde{g}$ )(フェルミオン)がある。もし、この理論が正しければ、LHC では強い



図 2.8: 標準 Higgs 粒子発見の可能性

相互作用をするスクォークやグルイーノの対が大量に生成され、超対称性粒子の発見が期待される。

Rパリティ保存則を課すと、超対称性粒子は必ず対で生成され、次々と崩壊を繰り返す。崩壊 仮定によっては比較的重いニュートラリーノ( $\tilde{\chi}_{2,3,4}^0$ )やチャージーノ( $\tilde{\chi}_{1,2}^\pm$ )が生成されることが ある。そして、最終的に超対称性粒子のなかで最も軽い質量を持つLSP(Lightest SUSY Particle) になる。このLSPの候補としては最軽量ニュートラリーノ( $\tilde{\chi}_1^0$ )が考えられるが、この粒子は 直接観測にかからない。しかし、解析に於いて消失横方向エネルギー $E_T^{miss}$ として現れるので、 ジェットと共に $E_T^{miss}$ を指標として探索を行う。主な崩壊として以下の3つがある。

1. Multijets+ $E_T^{miss} \in - \aleph$ 

$$\tilde{g} \rightarrow q \tilde{q} \tilde{\chi}_1^0 \rightarrow \text{jets} + E_T^{miss}$$
  
 $\tilde{q} \rightarrow q \tilde{\chi}_1^0 \rightarrow \text{jets} + E_T^{miss}$ 

2.2 レプトン・モード

$$2\tilde{g} \to 2(q\tilde{q}\tilde{\chi}_i^{\pm}) \to 2(q\tilde{q}\tilde{W}^{\pm}\tilde{\chi}_1^0) \to 2(\text{jets} + l^{\pm} + E_T^{miss})$$

3.3 レプトン・モード

$$\tilde{\chi}_1^{\pm} \tilde{\chi}_2^0 \rightarrow l \nu \tilde{\chi}_1^0 + l l \tilde{\chi}_1^0 \rightarrow 3l + E_T^{miss}$$

#### 2.2.3 超対称性 Higgs 粒子

超対称性理論の中で最も単純な MSSM(Minimal Supersymmetric extension of Standard Model) では、2 つの Higgs 2 重項が要求され、結果的に 5 つの Higgs 粒子が導入される。この 5 つはそ

れぞれ、 $H^{\pm}(荷電スカラー)$ 、h(中性軽スカラー)、H(中性重スカラー)、 $A(中性擬スカラー) である。これらの Higgs 粒子の質量は 2 つのパラメーター tan<math>\beta$ 、 $m_A$  で表される。

以下に、MSSM 中性 Higgs 粒子の崩壊モードで観測が期待されるものを説明する。

1.  $H/A \rightarrow \tau \tau$ 

標準 Higgs 粒子の場合はこのモードは分岐比が低く観測に適さないが、MSSM では高い 分岐比が期待される。生成された 7 粒子の両方がレプトンに崩壊するチャネルと、一方 はハドロンに崩壊するチャネルの2種類のモードが利用できる。

2.  $H/A \rightarrow \mu\mu$ 

 $H/A \rightarrow \tau \tau$ に比べて、分岐比は  $(m_{\mu}/m_{\tau})^2$  倍低いが、精度よく測定が行えることから  $\tau \tau = -$ ドでの測定を補う役割が期待される。

3.  $H \rightarrow hh$ 

崩壊モードは、 $hh \rightarrow bb\bar{b}\bar{b}$ が支配的だが、このモードでは効率の良いトリガーが行えな いため、 $hh \rightarrow \gamma\gamma\bar{b}\bar{b}$ チャネルで観測されることが期待される。イベントレートは低いが、 2つの異なる Higgs 粒子の反応という意味で非常に興味深い。

4.  $A \rightarrow Zh$ 

2つの Higgs 粒子が関係した反応として興味深い。 $Zh \rightarrow llb\bar{b}$ など Zの崩壊で生じる 2つ のレプトンでトリガーを行う方法が有効である。

#### 2.2.4 その他の物理

ALTAS 実験の目的は上で述べた新しい素粒子現象の探索以外に標準理論の検証、ボトムクォークの精密検証、QCD の精密検証などもある。

標準理論の検証はトップクォークの質量や部分崩壊率の測定などにより行われ、ボトムクォークの精密研究はボトムクォークの稀崩壊現象を探索し標準理論を超える物理を探る手段として行われる。QCDの精密研究はクォークに内部構造がないかということを高い横運動量を持つジェットの生成断面積の測定を通して行われる。

## 2.3 ATLAS 検出器

ATLAS 検出器は、直径 22m、長さ 44m の円筒形で、総重量は 7,000t という巨大な汎用検出 器である。その全体図を図 2.9 に示す。検出器は内側からインナーディテクター、カロリメー タ、ミューオン・スペクトロメータから構成され、検出器の間にはマグネットシステムが設置 されている。LHC の高いルミノシティにおいても、フォトン、電子、ミューオン、ジェット、 *E*<sup>miss</sup> などの信号を高速かつ正確に処理できるように、以下のような要求を満たすように設計さ れている。



図 2.9: ATLAS 測定器

- 広範囲のラピディティη<sup>1</sup>と完全な方位角のカバー
- 広範囲ラピディティと全方位角に対する感知領域を持つ、電磁カロリメータによる電子 とフォトンのエネルギーと位置の高精度測定と、ハドロンカロリメータによる高精度な ジェットと消失横方向エネルギー E<sup>miss</sup>の測定
- ミューオン・スペクトロメータによる高精度のミューオンの運動量測定
- 内部飛跡検出器による荷電粒子の運動量測定と Vertex の精密検出
- 高頻度のイベントを逃すことなく処理するシステム
- 大量のバックグラウンドに対する耐放射線性

円筒型の ATLAS 検出器は、バレルと呼ばれる円筒の筒に相当する ( $|\eta| < 1$ )領域と、エンドキャップと呼ばれる円筒の円に相当する部分 ( $1 < |\eta|$ )の2つの領域に分けられる。さらにエンドキャップは、円筒の円の中心(ビーム)付近より外側 ( $1 < |\eta| < 1.9$ )の領域をエンドキャップ、円の中心付近 ( $|\eta| > 1.9$ )をフォワードと分けて呼ぶこともある。

以下に検出器とマグネットについて簡単に説明する。

 $<sup>^{1}\</sup>eta$ は 擬ラピディティ(pseudo rapidity) と呼ばれ、ビーム軸と粒子のなす角を hetaとすると

 $<sup>\</sup>eta = -\ln(\tan(\theta/2))$ で定義される。

#### 2.3.1 内部飛跡検出器

内部飛跡検出器はビームの衝突点に最も近い場所に設置され、2Tの磁場をつくる超伝導ソレ ノイドの内部に位置する。図2.10にインナーディテクターの構造を示す。内部飛跡検出器は内 部から順に、ピクセル検出器(Pixel)、シリコン・トラッカー(SCT)、遷移輻射トラッカー(TRT) の3つで構成されている。ピクセル検出器は、最内層にある半導体検出器で、高い位置分解能 を持つ。シリコン・トラッカーはマイクロストリップと呼ばれる細長い有感領域をシリコン上 に施した半導体検出器である。遷移輻射トラッカーは、半径4mmのストローチューブ検出器 で、トラッキングの他に遷移輻射<sup>2</sup>を利用した電子の同定も行う。これらの検出器はいずれも非 常に厳しい放射線下に置かれるので、高い放射線耐性が必要である。



図 2.10: 内部飛跡検出器の構造

#### 2.3.2 カロリメータ

カロリメータの主な役割は、電子や γ 線、ジェットなどのエネルギー、角度の測定である。 ATLAS 実験に使用される 4 種類のカロリメータは、電磁カロリメータとハドロンカロリメータ の 2 つのカテゴリーに分けられ、広い |η| 領域をカバーする。図 2.11 にその構造を示し、以下 に各カロリメータについて簡単に説明する。

• 電磁カロリメータ

電磁カロリメータは、アコーディオン構造の鉛の吸収体と液体アルゴンからなり、放射 線耐性に優れている。セントラル・ソレノイド・マグネットの外側に設置されバレル/エ ンドキャップ領域をカバーし(図2.11の黄色部分)、電子と光子の同定に用いられる。

• ハドロンカロリメータ

バレル部(ピンクの線で囲われた部分)は鉄の吸収体とタイル状のシンチレータからな るカロリメータが用いられる。放射線強度がより高いエンドキャップ部(赤部分)は、銅 の吸収体と液体アルゴンからなるカロリメータが用いられる。更に、放射線強度の高い フォワード部(緑部分)は銅とタングステンの吸収体と液体アルゴンからなるカロリメー

<sup>&</sup>lt;sup>2</sup>遷移放射は、誘電率の異なる 2 つの媒介境界を荷電粒子が通過する時に起こる放射。遷移放射の全エネルギーは、ローレンツ因子 γ に比例する。

タが用いられる。これらは電磁カロリメータの外側に設置され、ハドロンの同定、エネ ルギー測定、ジェットの再構成などを行う。



図 2.11: カロリメータの構造

#### 2.3.3 ミューオン・スペクトロメータ

終状態に荷電レプトンを含む物理現象は、測定装置で捉えやすい。その中でもミューオンは物質 の透過力が高く、寿命が長い為に、ATLAS検出器の外側でも他の検出器に影響されることなく検 出することが出来る。ミューオン・スペクトロメータは、軌跡精密測定用の MDT(Monitored Drift Tube)、CSC(Cathorde Strip Chamber)と、トリガー用の RPC(Resistive Plate Chamber)、TGC(Thin Gap Chamber)の4種類の検出器とトロイダル磁石から構成され、ATLAS検出器の一番外側に 設置される検出器である。ミューオン・スペクトロメータの全体図を図2.12に示す。図のよう に MDT はバレル部とエンドキャップ部の両方に設置される。CSC は、フォワードの内側に設 置される。RPC はバレル部を、TGC はエンドキャップをカバーする。

図 2.13 の R-Z 断面図にあるように、それぞれの検出器は 3 層に重ねられて設置される。超 伝導空芯トロイダルコア磁石がバレル部(図中の赤線の四角)、エンドキャップ部(図の下側 中央の青線の四角)に検出器に内包されるように置かれ、それぞれに $\phi$ 方向の磁場を作ってい る。この $\phi$ 方向の磁場によって R-Z 平面内で曲げられたミューオンの曲率を、3 層の検出器で 測定してその運動量を測定する。この R-Z 平面での R 方向の座標を第1座標と呼ぶ。理想的に はミューオンは $\phi$ 方向の磁場によって R-Z 平面内で曲がるはずだが、現実には磁場の大きさが 一様ではないために $\phi$ 方向にも曲がる。トリガー用の2つの検出器(TGC, RPC)は、この $\phi$ 方 向の座標(第2座標と呼ばれる)を測定する役目も持っている。トリガー用検出器の一つであ る、TGC は本論文で対象とする検出器であり、3章で詳しく説明する。ここでは、他の3つの 検出器について簡単に説明する。



図 2.12: ミューオン・スペクトロメータ



図 2.13: ミューオン・スペクトロメータ (R-Z 断面図)

#### **Monitored Drift Tube (MDT)**

MDT はバレル部、エンドキャップ部の広いラピディティ領域をカバーし、R-Z 方向成分を 精密に測定することができる。その構造は図 2.14 に示すような、チューブ径 30mm、ワイヤ径 50µm のドリフトチューブを積層したものであり、位置をドリフト時間と、シグナルの大きさ から求めている。位置分解能は 60µm、総チャネル数は 30 万チャンネルである。



図 2.14: MDT の構造

#### Cathorde Strip Chamber (CSC)

CSC は放射線の多い高ラピディティ領域 2.0 < |η| < 2.7 に置かれる運動量精密測定用のカソー ドストリップ読み出し MWPC(Multi-Wire Proportional Chamber) である。構造はワイヤ間隔が 2.5mm、ストリップ間隔が 5.3mm と 5.6mm の二種類。ドリフト時間は 30nsec 以下であり、位 置分解能は 60μm となっている。



図 2.15: CSC の構造

#### **Resistive Plate Chamber (RPC)**

RPC はバレル部 ( $|\eta| < 1.05$ ) に設置され、r-z 方向、r- $\phi$  方向の運動量を測定しトリガー判定を 行う。

構造はストリップを用いた検出器を2層に重ねた構造で、ストリップ間隔は2.00+-0.02mm である。RPCの構造を図2.16に示す。



図 2.16: RPC の構造

#### 2.3.4 マグネットシステム

ATLASのマグネットは、中央のソレノイド磁石、バレル部、エンドキャップ部それぞれのトロイダル磁石の3つからなり、いずれも超伝導磁石である。マグネットの構造を図2.17に示す。両トロイダル磁石は、8つのコイルがビーム軸に対して8回対称になるように配置されており、積分磁場強度はバレル部で2~6Tm、エンドキャップ部で4~8Tmである。ラピディティ $\eta$ の値に対するトロイダル磁場の積分強度を図2.18に示す。トロイダル磁場は $\phi$ 方向成分が主だが、磁場の不均一性は避けられないため、R方向成分も存在する(図2.19)。



図 2.17: マグネットの構造



図 2.18: ηと磁場積分強度の関係



図 2.19: X-Y 平面の磁束の構造 (z=10.5m)

# 2.4 ATLAS 実験でのトリガー & DAQ システム

LHC の最高ルミノシティ時には、40.08MHz のビーム衝突ごとに平均 23 個の陽子の衝突が 起こり、イベントレートは約 1GHz にもなる。1 イベントを記録するのに必要なデータ量は、 ~1.5MByte と見積もられている。記憶装置、計算機資源の制限から、膨大なバックグラウンドを 含んでいる 1GHz で起こるイベントの中から物理的に重要なイベントだけを効率よく選び出す ことが必要とされる。よって、ATLAS 実験では段階的にレートを下げて行き、最終的に 200Hz 程度までおとしてデータを記録する。そのトリガー DAQ システムの中で TGC は最初の段階で ある LVL1 の役割を担う。

ATLAS 実験のトリガーシステムは図 2.20 に示すように LVL1 (Level1)、LVL2 (Level2)、 EF(Event Filter)の3段階のトリガーを設け段階的にレートを落としている。各レベルについて 以下に説明する。



図 2.20: Trigger & DAQ システム

#### 2.4.1 LVL1

LVL1トリガーは 40.08MHz のバンチ衝突から発生する大量のイベントを 75kHz に落とすた めのトリガーである。図 2.21 に示すように、LVL1トリガーシステムは、カロリメータ、トリ ガー用ミューオン検出器 (TGC、RPC)、MUCTPI(Muon Trigger to CTP Interface)、CTP(Central Trigger Processor)、TTC(Timing, Trigger and Control distribution system) から構成されている。 基本的には 75kHz だが 100kHz までのアップグレードが可能なように設計されている。カロリ メータからは、 $e/\gamma$ 、 $E_T^{miss}$ 、 $\tau$ 、Jet のエネルギー等の情報、ミューオン検出器からは高いPt の 値を持ったミューオンの情報が、CTP に送られる。粒子の衝突からトリガー判定をして、フロ ントエンドのエレクトロニクスヘトリガーを送るまでの処理時間(レイテンシーと呼ばれる) は 2.5 $\mu$ sec 以内でなければならない。そのため、情報量が多く、処理に時間のかかるインナー ディテクターからの情報は利用せず、トリガー用ミューオンチェンバー(TGC、RPC)からの位 置と Pt の情報と、精度を落としたカロリメータからのエネルギー情報によってトリガーをかけ る。各検出器からの情報は CTP に集められ、トリガー判定の結果 L1A(Level1 Accept) 信号が出 される。この L1A は TTC システムによって各検出器に配られる。

各検出器からの信号は、LVL1 バッファと呼ばれるパイプラインメモリに保持される。衝突 が起きてから、L1A 信号が来るまでの処理時間である 2.5µsec の間、25nsec 毎にやってくる信 号を全て保持するために、最低 100 イベント分を保持できるように設計されている。L1A 信号 を受け取ると、LVL1 バッファの内容はデランダマイザ (derandomizer) に送られる。デランダマ イザは不規則にやってくるデータを ROD(Read Out Driver) に読み出されるまで保持する。デー タはどのバンチ衝突のデータか、どの L1A で読み出されたデータなのかが分かるように、バン チクロッシング ID(BCID)、L1ID(LVL1ID) が付加され、圧縮されて ROD に送られる。ROD で 各検出器毎にまとめられたデータは、S-Link と呼ばれる規格の ROL(Read Out Link) を通して ROB(Read Out Buffer) へと送られる。ROB を複数持つ一つのシステムを ROS(Read Out System) と呼ぶ。



図 2.21: LVL1 トリガー処理の流れ

#### **CTP**(Central Trigger Processor)

CTP の役割はカロリメータとミューオンの情報を統合して、最終的な Level1 トリガーの判定 を行うことである。カロリメータでは、 $e/\gamma$ 、 $\tau/$ パドロン、ジェット のそれぞれに対し、数段階 の閾値が設けてあり、同様にミューオン検出器では、ミューオンの pT について、数段階の閾値 が設けてある。CTP は最高 96 種類のトリガー項目を設定出来て、CTP が受け取る閾値を越え た情報とそのトリガー条件とを比較することで、L1A の有無を決定する。トリガー判定が終わ ると、CTP は TTC システムに対して、L1A(トリガー結果) とトリガーの情報を送信する。CTP でのレイテンシーは 4 バンチ (100nsec) 以下と決められている。

#### MUCTPI(Muon Trigger to CTP Interface)

MUCTPIはTGCとRPCの情報をCTPに渡す役割を担う。RPCとTGCは各々セクタと呼ば れる単位ごとにPtの大きなミューオンの候補を挙げて、MUCTPIに送る。TGCの場合のセク タは、forward領域で円の24等分、endcap領域で円の48等分された領域であり、各領域からは 1イベントに対して最大二つの候補が挙げられる。各候補の情報は、領域を表すRoI(Region of Interest)とPtの二つである。MUCTPIはこれらのトラックの候補を受け取り、境界部分での処理 (TGCとRPCの重なった部分で、一つのミューオンが両方の検出器に候補を出した場合、二つの 候補となってしまうが、両方合わせて一つの候補と判定する)を行ってから、ミューオンの候補 についての情報を、CTPへ送る。またその情報はLVL2トリガーに送るため、RoIB(RoIBuilder) に渡される

#### TTC(Timing, Trigger and Control distribution)

TTCシステムは、フロントエンドの各エレクトロニクスの同期をとるために、BCclock や L1A などの信号を分配するシステムである。また、TTC は各検出器固有のテストやキャリブレーション用のコマンドを受信し、実行する役割も担う。表 2.2 に TTC が扱う主な信号を挙げる。

信号名	主な特徴と機能
BC Clock	Bunch-Crossing signal。各エレクトロニクスを LHC のビーム衝突頻度
	(40.08MHz)に同期させるための clock。
L1A	Level 1 Accept。CTPから送られてくる。
BCR	Bunch Counter Reset BCID(データがどの BCID に属するかを示す)のリセッ
	トに使用。
ECR	Event Counter Reset。L1ID のカウンター (データがどの L1A に属するかを
	示す)のリセットに使用。
EVID(L1ID)	EVent IDentifier。ROD、ROB でのバンチクロッシングのチェックに使用。
	L1ID(LVL1ID)と同じ。
BCID	Bunch-Crossing IDentifier。ROD、ROB での Level1ID のチェックに使用。

+ ~ ~	TTO			<u> </u>	
<b>=</b> () ().	1 1 1 1 1	(×10070)	n 2		
			1.51	T /1	
·L< 2.2.	110			T.0	ы .

TTC は ATLAS 実験全体で見た場合、いくつかの partition に分割されており、例えば、TGC の場合は左右のエンドキャップが各々2 つの partition を成している。ここで 2 つ用意するのは

RODのみが Trigger Word と呼ばれるトリガーの種類を特定する信号を必要とするからである。

1つの TTCpartition は TTCvi と呼ばれる VME インターフェイスを中心に構成される。TTC で扱う信号は clock や 88.924µsec の LHC の軌道周期に同期する orbit などの全検出器に共通に 使用される信号の他、テストパルスを発生させる信号など各検出器に固有な信号も扱う。また これらの信号はひとつの TTCvi に属するシステムには全て共通なものとなるため、partition は 各検出器毎に分けられる。しかし、各検出器の中でも設置される場所の違い等により、特にコ ミッショニング時や test run の場合に異なったトリガーが要求される。このような理由で各検 出器の中でも partition が分けられる。

ーつの TTCpartition は TTCviと、LTP(Local Trigger Processor)、TTCvx、RODbusy の 4 つの モジュールを必ず持つ。図 2.22 に TTCpartition を示す。LTP は、partition の外部からの TTC で 扱う信号を全て受信する。LHC からは 40.08MHz の BC クロックと周期 88.924*µsec* の ORBIT 信号を、CTP からは L1A 信号を受信する。L1A と orbit は TTCvi へ送信され、clock は TTCvx へ送信される。

TTCvi は受信した L1A やテスト信号を TTCvx に送信し、TTCvx は受信した情報を加工した 後、オプティカルリンクによってフロントエンドに設置される TTCrx と呼ばれる ASIC まで分 配する。TTCvi から TTCvx に渡される信号は、A-Channel、B-Channel という2種の信号に分配 される。A-Channel で扱われるデータは L1A だけであるが、B-Channel では TTCrx に同期コマ ンド、非同期コマンドを送付することが出来、前者はテストパルスの発生等に用いられ、後者 はパラメーターの設定などに用いることが出来る。TTCrx では、受信した信号をフロントエン ドに配置される各エレクトロニクスに分配する。また、RODbusy モジュールは、TTCpartition 内に属する ROD からの busy を集め結果を LTP に渡す。LTP が受け取った busy は CTP に渡さ れる。



☑ 2.22: TTCpartition

#### 2.4.2 LVL2

LVL2 トリガーではイベントレートは 75kHz から 3kHz 程度に落とされる。カロリメータ、 MDT からの情報、インナーディテクターからの完全な位置情報に基づいて、より精度を上げ て処理を行うが、効率を良くするため、LVL1 トリガーの情報により選定された RoI(Region of Interest) と呼ばれる領域のみの情報を用いてトリガー判定が行われる。RoI とは大きい運動量 を持ったジェット、電子、ミューオンなどが検出された領域である。

複数の LVL1 の結果が RoIB(RoI Builder) に渡され、そこで RoI が決定される。RoI は他の LVL1 の情報と共に L2SV(LVL2 SuperVisor) に渡される。L2SV は受け取った RoI 及び LVL1 の 情報から LVL2 判定をするため、負荷分散アルゴリズムに従い、幾つかの L2P(LVL2 Processor) をそのイベントのトリガー判定に割り当てる。割り当てられた L2P は、LVL2 ネットワークを 介して必要なイベント情報を ROS から受け取り、LVL2 判定を行う。その結果、LVL2 Accept 信号は L2SV に戻され DFM(Data Flow Manager) に渡される。

LVL2 は 3kHz でトリガーを出し、L2P には最大で 500 台程度の PC が使われる予定で、それ らでパラレルに LVL2 判定の処理を行う。1 イベントにかかる処理時間は 40msec 以下とされて いる。また、LVL2 判定はその精度をソフトウェアで自由に変えられるため、精度を落とせば 10msec より高速に LVL2 判定を行うことも出来る。

LVL2 Accept 信号が DFM に送られると、DFM は負荷分散アルゴリズムに従ってデータを受ける SFI(Sub Farm Input buffer)を割り当てる。SFI はイベントビルダーネットワーク(物理的には LVL2 ネットワークと同じもの)を介して ROS から データを受け取り、フォーマットに従ってイベント構築を行う。構築されたイベントは EF に送られるために SFI 内のバッファー に保持される。

#### 2.4.3 EF (Event Filter)

EFトリガーにより最終的なイベントレートが200Hzまで落とされる。EFでは全検出器の完全な情報を用いてトリガー判定がなされる。

EF は全体で 1600 台程度の PC で構成される大規模なプロセッサ・ファームであり、幾つかの 独立した EF sub farm から構成されている。EF sub farm は、スイッチング・ネットワークを介 して一つ又は複数の SFI に繋がっている。EF sub farm では EFD(EF Data flow control program) というプログラムが走っており、SFI から完全なイベントデータを受け取り、トリガー判定を 行う。あるイベントのトリガー判定が終わると、EFD は SFI から次のイベントデータを取って 来て処理を続ける。EF 全体としてのトリガー・レートは 200Hz であるが、各 EF sub farm で並 列に処理が行われるため 1 イベントにかかる処理時間は 4sec 以下とされている。

EFトリガー判定のためにデータは SFIより EF sub farm に取り込まれる。EF Accept 信号が出ると、EFD はトリガー判定のために生成された情報に、イベントの完全な生データを付加し、SFO(Sub Farm Output buffer) へとデータを送る。そして、SFO から Disk に記録される。1 イベントで発生するデータ量は 1.5MByte 程度と見積もられており、最終的に 300MByte/sec のデータが記録されて行く。

# 第3章 TGC ミューオントリガーシステム

この章では、本論文の主題である TGC ミューオントリガーシステムについて説明する。TGC の構造、トリガー処理の方法ついて説明し、我々が開発を行っている TGC のエレクトロニク スを説明する。そして、TGC エレクトロニクスが置かれる放射線環境について述べる。

## 3.1 TGCの構造

TGC(Thin Gap Chamber) は 2.3.3 で説明したように、ミューオンスペクトロメータの一部で、 エンドキャップに設置されるトリガー用の検出器で  $1 < |\eta| < 2.7$ の領域をカバーする。 $|\eta| < 1.9$ の領域をエンドキャップと呼び、 $|\eta| > 1.9$ の領域をフォワードと呼ぶ。図 3.1 に ATLAS での TGC の位置とその構造の模式図を示す。TGC はエンドキャップ部分を円盤状にカバーするた め、各チェンバーの外形は台形になっており、その大きさは配置場所によって異なるが、1 辺 が 1~2m ほどである。



図 3.1: TGC の配置と構造

構造はアノードとして直径 50μm の金メッキしたダンクステンワイヤが台形の上底、下底と 平行に張られている。カソードはガラス・エポキシ板に表面抵抗が約 1MΩ のカーボンを途布 してある。ガラス・エポキシ版を挟んだ反対の面には、1 面を 32 分割した扇型の銅のストリッ プがワイヤに直交して並べてある。ワイヤには図 3.2 に示すように約 30cm 毎にワイヤサポー トがある。ワイヤサポートはワイヤのたるみを防ぐためだけでなく、ガスの流路の形成とTGC の歪みを防ぐ役割も担っている。ワイヤは 6~20 本(幅にして 10.8.~ 36mm)をまとめて 1 つ のチャンネルとして読み出す。ストリップは 32 本あり、各ストリップはエンドキャップ領域で は 4mrad、フォワード領域では 8mradに相当する幅 (15.1~ 53.4mm)を持ち、それぞれが 1 つの チャンネルとして読み出される。これにより TGC は 2 次元の読み出しが可能で、ワイヤによ り R 方向の位置を、ストリップによって  $\phi$  方向の位置の検出を行う。

TGC は、高エネルギー実験でよく使われる MWPC(Multi-wire Proportional Chamber) 型チェ ンバーの1種であり、その構造は2枚の平行陰極板に等間隔に並んだ陽極線ワイヤが配置され ている。ただし、TGC は図 3.3 で示すように、ワイヤ面とカソード間の間隔 (1.4mm)がワイヤ 間の間隔 (1.8mm)よりも狭くなっているところに特徴がある。ワイヤの間隔が狭いのは電子の ドリフト時間を短くし、バンチクロッシング間隔 (25nsec) に対応できるようにするためである。 ワイヤとストリップの間隔が狭いのは陽イオンのドリフト距離を短くし、粒子が高レートで入 射してきても検出効率を落とさないようにするためである。



図 3.2: ワイヤサポート

図 3.3: TGC の断面図

TGCは、内部に CO<sub>2</sub>/n - pentane(55/45) 混合ガスが満たされている。このガスは、紫外線を 吸収し放電を起こしにくくするクエンチ効果という特性がある。そして、TGC のワイヤには通 常 2.9kV の高電圧が印加される。ガス中を荷電粒子が通過すると、その経路にあるガス分子が 電離されイオン化される。生成された電子は、アノード・カソード間の電場によって、アノード に向かう。アノード (ワイヤ)近傍の電場は大きいので、移動してきた電子はさらにその周辺 のガス分子をイオン化し、電子雪崩を起こし、これが信号として読み出される。同時にカソー ド面では、塗布された高抵抗のカーボン面に電荷が誘起され、外側のストリップにも電荷が誘 起され信号として読み出される。

実際の ATLAS 実験では、TGC は 1 層 (singlet) では用いず、図 3.4 で示すように、2 層 (Doublet) または 3 層 (Triplet) を重ねた構造にする。Doublet の場合は 2 層のワイヤ面と 2 層のストリップ 面から読み出しが行われる。Triplet では、2 層目にはストリップがなく、3 層のワイヤ面と 2 層 のストリップ面から読み出しが行われる。多層にすることで、各層のコインシデンスを取って バックグラウウンドによるフェイク信号の影響を減らすだけでなく、ワイヤサポートによる不 感領域の影響も減らすことが出来る。



図 3.4: TGC の Triplet(左)と doublet(右)の構造

#### 3.1.1 TGC のシグナル

トリガー用のチェンバーである TGC は、25nsec 毎に起こる LHC のバンチ衝突を正しく識別 するために、1回のバンチ衝突による信号が 25nsec 以内の範囲に収まっていなければならない。 図 3.5 に、粒子が TGC を通過してから信号を出すまでの時間分布が TGC に対する粒子の入射 角度によってどのように変化するかを示す。これは 3GeV のπを用いたビームテストの結果で ある。

約 115nsec で最も早い信号が到達し、ここから 25nsec の間、つまり 140nsec までに到達した 信号が同じバンチとして認識される。入射粒子が 0 度 (TGC に垂直に入射)の時、時間分布の 値は 25nsec になっているが、入射角度の増加に伴い、ジッターは減少し 45 度では 15nsec 以下 まで小さくなっている。この垂直入射の場合に見られる到達時間分布の遅いテールは、ワイヤ 間の中間近傍付近に生じる電場が小さい領域のみを粒子が通過することから生じている。しか し、実際の実験環境下においては TGC への入射角度は 10 度から 45 度であり、その領域にお ける時間分布は 25nsec よりも十分に小さい。



図 3.5: TGC の時間分布

#### 3.1.2 TGCの検出効率

TGCの検出効率は不感領域であるワイヤーサポート、ボタン型サポートを除いて 99%以上で ある。また不感領域を含めた場合、検出効率は 95%以上となっている。図 3.6 に TGCの検査時 に作成した Efficiency Map を示す。



図 3.6: TGC の Efficiency Map

白に近い色をしているほど Efficiency が高い。色が濃く、影のようになっている部分はサポートによるものである。

このように、TGCの検出効率については調査、研究がされており、TGCのほぼ全域において高い感度を持っていることが証明されている。

## 3.2 TGCの配置

図 3.7に示すように、TGCシステムは M1,M2(middle), M3(pivot) と EI(Endcap Inner), FI(Forward Inner) の 5 つから構成される。M1 は 3 層 (Triplet) のチェンバー、M2,M3 は 2 層 (Doublet) の チェンバーから成り、トリガー判定には主にこの計 7 層が使われる。また、内側から M1 では T1,T2,T3、M2 では D4,D5、M3 では D6,D7 と各層を呼ぶ。これら 5 つがそれぞれ、ATLAS の 両側のエンドキャップで円盤状に並べられて配置される。図 3.8 に pivot の配置を示す。黒い線 で示されているセルが 1 つの TGC を表している。

TGC は 1/12 円 (円形状に配置した TGC を φ 方向に 12 等分したもの)が 1 つの大きな単位と なっており、データの処理、TGC の建設はこの単位で行われる。(図 3.8 の赤い線で示された 部分)

レベル1トリガーに関連する部分では、1/12はさらにセクタと呼ばれる単位で分割され、図 で示すように、エンドキャップを $\phi$ 方向に4等分した領域と、フォワードを $\phi$ 方向に2等分した領域をそれぞれトリガーセクターと呼ぶ(図3.8の水色の部分)。

トリガーセクターの  $\phi$  方向の幅がちょうど TGC1 枚の幅と一致する。さらにトリガーセク ターはエンドキャップ領域では  $\eta$  方向に 37 分割、 $\phi$  方向に 4 分割、フォワード領域では  $\eta$  方向 に 16 分割、 $\phi$ 方向に 4 分割され、それぞれサブセクターと呼ばれる(図 3.8 の黄色の部分)。サ ブセクターは 8 ワイヤグループと 8 ストリップに対応しており、これらはトリガー処理の最小 単位であり、1 つの RoI(Region of interest)でもある。

ATLAS 実験に設置される TGC の総数は約 3700 枚で、全チャンネル数は R 方向で約 22 万、 *ϕ* 方向で約 10 万になる。



図 3.7: R-Z 断面での TGC のレイアウト



図 3.8: M3(pivot) での TGC の配置と区分

# 3.3 トリガースキーム



図 3.9: Pt 測定の原理

図 3.9 に、ミューオンの Pt の求め方を示す。まず、pivot でのミューオンの通過位置とビーム 衝突点を結ぶ直線 (Infinite Momentum Line)を考える。この直線は、運動量無限大のミューオン が直進してきた場合のトラックである。Doublet 及び Triplet で、ミューオンが通過した位置と Infinite Momentum Line が通る位置の差を、R、 $\phi$ 方向それぞれに検出することで  $\Delta R, \Delta \phi$  の値を 求め、ミューオンの Pt を検出する。トロイダル磁場が理想的な  $\phi$ 方向成分のみの磁場であれ ば、 $\Delta \phi = 0$ となるが、実際には磁場は一様でなく R 方向にも存在するので、 $\phi$ 方向の変位  $\Delta \phi$ も考えなければならない。

ミューオントリガシステムでは、Low-Ptと High-Ptと呼ばれる2種類のコインシデンスを設けている。Low-Pt コインシデンス情報は pivot、middle の2つの Doublet を使用して求められる。ワイヤ、ストリップ共に4層のうち3層以上で、ウィンドウの範囲内にヒットがある(3 out of 4 コインシデンス)かどうかで判定を行う2station コインシデンスを要求する。

また High-Pt コインシデンス情報の場合には、Low-Pt コインシデンスの条件に加えて、Triplet にワイヤでは3層のうち2層以上で(2 out-of 3)、ストリップでは2層のうち1層以上で(1 out-of 2) ウィンドウの範囲内にヒットがあるか無いかで判定を行う3station コインシデンスを要求する。

middle 及び Triplet では、それぞれ  $\Delta R \ge \Delta \phi$  の上限が設定されており、 $\Delta R \ge \Delta \phi$  で形成され る空間をウィンドウと呼ぶ。

図 3.10 で示すように、TGC では 2 層構造、3 層構造を利用したコインシデンス処理を行うことで、バックグラウンドによる偶発的なトリガーを抑えながら、トリガー判定を行っている。



図 3.10: TGC トリガーの判定方法

# 3.4 TGCエレクトロニクス

ここでは、TGC エレクトロニクスについて説明する。まず、システム全体のデータの流れ、 及び配置を述べる。次に TGC エレクトロニクスで使われる各モジュールについて説明する。

3.4.1 システム全体

ここまでは主に TGC のトリガー用検出器としての機能について述べてきたが、TGC には

- LVL1 ミューオントリガーシステムとしてトリガー判定のための情報を得る
- MDT が測定出来ない情報を得る

という二つの役割がある。よって、データの流れは大きく分けて、

トリガー系 25nsec 毎に流れるトリガー判定の為の情報

リードアウト系 L1A が来ると読み出される TGC 各層でのミューオンのヒットチャネル情報

コントロール系 TGC エレクトロニクスの各モジュールをコントロールするための情報

の3つがある。

TGC エレクトロニクスの全体像を図 3.11 に示し、3 種類のデータの流れについて簡単に説明する。特に図 3.12 にトリガー系とリードアウト系のデータの流れを示す。



図 3.11: TGC エレクトロニクス



図 3.12: TGC エレクトロニクスのデータの流れ
#### トリガー系

トリガー系の流れは、ASD(Amplifier Shaper Discriminator)ボード, PP ASIC(Patch Panel ASIC), SLB ASIC(Slave Board ASIC)、HPT(High-Ptボード), SL(Sector Logic)の順に信号が処理される (図3.12の赤線), TGC から出力されるアナログ信号は、ASDボードに送られ、信号の増幅・整 形・デジタル化が行われ、LVDS 信号で PP ASIC へと送られる。PP ASIC では、各チャンネルへ 粒子が到達するまでの飛行時間である TOF(Time of Flight)やケーブル遅延などから生じるタイ ミングのずれを調整し、バンチ識別(信号を LHC clock に同期させる)を行う。SLB ASIC では、 PP ASIC からの信号を受け取り、4 層からなる pivot,middle Doublet からの信号をもとにコイン シデンス処理(3 out of 4)が行われ、Low-Pt トリガーの判定が行われる。また Triplet からの信 号についてもコインシデンス処理(ワイヤ:2 out-of 3, ストリップ:1 out-of 2)が行われる。HPT では、SLB ASIC で測定した Doublet 及び Triplet のコインシデンス処理の結果を基に、High-Pt コインシデンス情報が生成される。SL では、それまで独立に扱われていたワイヤ・ストリップ の情報を統合し、コインシデンス処理が行われ、TGC のトリガー系の最終的な情報として Pt が 大きな 2 つのトラックをセクタ毎に選び出す。SL の結果は、MUCTPI(Muon CTP Interface) に 送られ、RPC の情報と合わせて、ミューオンの最終的なトリガー判定が下される。

#### リードアウト系

リードアウト系の流れは図 3.12の青線で示される。PP ASIC から送られてきたデータは、SLB ASIC の中にあるレベル 1 バッファに蓄えられ、L1A 信号を受けたデータのみがデランダマイ ザを通じて、次段の SSW(Star Switch) へと送られる。SSW では、データの圧縮を行う。またト リガー情報 (コインシデンス処理の結果) は SL に搭載された SLB ASIC から同様に SSW に送 られる。変換されたデータは ROD(Readout Driver) に送られ、ROD では通常では 9 個の、EI/FI を含めれば 10 個の SSW からの情報を収集し、それらのデータと TTC から送られてくる情報 との整合性を確認し、データが正しいものであれば、要求されるフォーマットにデータを変換 して、ROB(Readout Buffer) に送られる。

## コントロール系

コントロール系は、ATLAS 実験では各検出器の制御と監視を統一的な方法で行うために DCS(Detector Control System)が使用される。DCS にはプロセッサーである eLMB(embedded Local Monitor Box)、ADC(Analog-Digital Converter)やDAC(Digital-Analog Converter)が搭載さ れ、PS Board 上に設置される。HPT/SSWが搭載される VME<sup>1</sup>クレート (HSC クレート)は実験室 外の CCI(Control Configuration Interface Board)から HSC(High-pT Star-switch Controller Board) を介してコントロールされ、PS Board 上の PP ASIC/SLB ASIC の設定は SSW から行う。また、 TGC エレクトロニクスでは、DCS は温度状態管理や供給電源の監視、さらに通常 SSW から行 われる PP ASIC/SLB ASIC の設定も、バックアップのために eLMB から行えるようにしてある。 PS Board 上には JTAG プロトコルの PP ASIC/SLB ASIC への経路選択を行うために JRC(JTAG RoutingController)が設置される。

<sup>&</sup>lt;sup>1</sup>Versa Module Europe の略で、IEEE で規格化された産業用の標準バス。96 ピン DIN コネクタを実装した 32 ビット・バスで最大通信速度は 50MB/sec であり高エネルギー物理の分野でも一般的に用いられている

# 3.4.2 TGCエレクトロニクスの設置

TGC エレクトロニクスは TGC 側面に直付けされている ASD 以外に大きく3つの場所に分けられて設置される。PS Pack は Triplet 用のものは、図3.25の様に Triplet の(衝突点から見て)前面に、Doublet 用のものは、pivot の裏側に設置される。2つ目の場所は、TGC を支える ビックウィールという構造体の外縁である。ここには HSC、HPT、SSW が搭載された、HSC クレートと呼ばれる VME クレートがおかれる。HSC クレートは1つの1/12に1台設置され る。以上の2つの場所は UX15 と呼ばれる実験ホール内で、ここに設置されるモジュールは強 い放射線環境下に置かれるため、放射線耐性が求められる。

3 つ目の場所は実験ホールから 90 ~ 100m 離れた外にある USA15 というコントロールルーム で、ここには VME64x クレートが置かれ、SL、ROD が設置される。CCI、SSW もここに設置 される。図 3.13 に設置位置を示す。



図 3.13: TGC エレクトロニクスの配置 (R-Z 断面)

### 3.4.3 ASD(Amplifier Shaper Discriminator) Board

ASD Board は TGC の側面に取り付けられ、4 チャンネル分の処理が出来る ASD ASIC が 4 個 搭載され、1 つのボードで 16 チャンネルを処理する。ASD ASIC は、TGC からのアナログ信号 を増幅、整形し、ある閾値電圧を越えた信号だけを LVDS(Low Voltage Differential Signaling:低 電圧作動信号)レベルの信号で出力する。また、ASD ボード以降のエレクトロニクスの診断や タイミング調整のために、トリガー信号を受けて、擬似的な TGC の出力信号 (Test Pulse)を出 力する機能も持っている。ASD ボードは、後述する PP ASIC が設置される PS Board とツイス トケーブルで接続され、動作電源、閾値電圧、Test Pulse のためのトリガーは全て PS Board か ら供給される。また、ASD Board には 16 チャンネル目のアナログ信号をモニタできるアナロ グ出力もついている。図 3.14 は ASD Board の写真である。



☑ 3.14: ASD Board

### 3.4.4 PP (Patch Panel) ASIC

ASD から送られてくる信号は、TOF やケーブル遅延などで到達時間は必ずしも揃わない。そ こで、PP ASIC でタイミング調整とバンチ識別を行う。具体的には、ASD からの LVDS 信号 を LVDS レシーバーにより、CMOS レベルの信号に変換する。次に variable delay 回路で、各 チャンネルにそれぞれディレイをかけることによりタイミングの調整を行う。このディレイは 0.84nsec 単位で調整が可能になっている。タイミング調整された信号は BCID(バンチクロッシ ング ID)回路に入り、TTC から供給される LHC clock と同期が取られバンチ識別が行われる。 最期に TGC の重なった部分のダブルカウントを防ぐため、OR ロジックを通して SLB ASIC に 送られる。また PP ASIC は、ASD Board に向けて Test Pulse を発生させるためのトリガーを出 力する Test Pulse 回路も搭載している。Test Pulse の振幅、タイミングは可変であり、JTAG プ ロトコルによって制御出来る。PP ASIC は一つで 32 チャンネル信号を処理できる。図 3.15 に PP ASIC のブロック図を示す。



図 3.15: PP ASIC のブロック図

# 3.4.5 SLB (Slave Board) ASIC

SLB ASIC は大きくわけて、トリガー部とリードアウト部からなる。トリガー部は TGC から の入力信号に対して、コインシデンス処理を行う。SLB ASIC の段階では、ワイヤとストリップ、 Doublet と Triplet は別々に扱うので、設定により 5 種類のコインシデンス処理 (ワイヤ Doublet, ストリップ Doublet, ワイヤ Triplet, ストリップ Triplet, EI/FI) を切替えられるようになっている。 Doublet ではワイヤ、ストリップ共に middle、pivot からの信号を使い、4 層を利用して 3 out-of 4 のコインシデンスをとる(図 3.16 参照)。そして、pivot を基準にして middle 上でのズレに よって Low-Pt の判定を行う。Triplet では Doublet と独立に処理されるため、pivot の情報が無 い。従って、Pt は測定されず、位置のみが求められる。また、Triplet はワイヤとストリップで 層の数が違うため、ワイヤでは 2 out-of 3、ストリップでは 1 out-of 2 のコインシデンスがとら れる(図 3.17、図 3.18 参照)。EI/FI ではミューオンが通過したかどうかのヒット情報のみがと られる(図 3.19 参照)。またトリガー部には、PP ASIC からの信号に 1/2clock 単位でディレイ をかける機能や、各チャンネルをマスクする機能、連続したチャンネルにヒットがあった時に その中の一つのチャンネルだけから信号を出力させる機能(デクラスタリング:図 3.20 参照)、さ らに SLB ASIC 以降のエレクトロニクスの診断やタイミング調整を行うための Test Pulse を出 力する機能も持っている。





図 3.17: SLB ASIC 2 out-of 3 ブロック図







図 3.19: SLB ASIC EI/FI ブロック図



図 3.20: デクラスタリング

リードアウト部は、LVL1トリガーの判定を受けたデータの読み出しを行う部分である。主 にLVL1バッファとデランダマイザにより構成される。データはLVL1バッファと呼ばれる、 幅 212bit、深さ 128 段のシフトレジスタに蓄えられる。212bitの内訳は入力データ 160bit、ト リガーパートの出力 40bit、バンチ・カウンタ値 12bit となっている。このデータは CTP からの L1A が与えられるまでの時間保持され、L1A が与えられると該当するデータとその前後 1 バン チずつの、計 3 バンチ分のデータにそれぞれ、イベントカウンタの値 (4bit) が付加されデラン ダマイザにコピーされる。デランダマイザにコピーされるとすぐに、3 バンチ分のデータは別々 にシリアルに変換し SSW に送られる。

#### **3.4.6** JRC(JTAG Routing Controller)

JRCは2系統の入力ポートと7系統の出力ポート、それらをコントロールするための2系統の JTAG ポートを持つスイッチングルータである。それぞれのラインは、TRST, TCK, TMS, TDI, TDOの5つの信号から成る。2系統の入力ポートはSSWとeLMBからのもので、図3.21のよ うに CA\_JTAG(または CB\_JTAG)がJRC内のスイッチをコントロールすることで、Q1~Q7の ポートのうち1つを選択して DA\_JTAG(または DB\_JTAG)の信号をそのまま出力する。JRC は、 PP ASIC/SLB ASIC にアクセスするためのインターフェイスであり、PP ASIC/SLB ASIC の設 定はJRCを中継して行われる。7系統の出力ポートは、4つが PP ASICへのもので、3つが SLB ASIC へのものである。

JRC は初め ASIC として実装される予定だったが、放射線照射テストで Antifuse FPGA<sup>2</sup>(焼き切り型で、一度しか書き込みの出来ない FPGA)の対放射線性が確認されたため、この素子を使って実装されることになった。



図 3.21: JRC 内部の模式図

#### **3.4.7** DCS(Detector Control System)

DCS は eLMB(embeded Local Monitor Box) と呼ばれるサブモジュールを使用し、ADC(Analog-DigitalConverter) や DAC(Digital-Analog Converter) が搭載され、センサーからの信号をデジタ ル化してモニタし、制御用のアナログ信号を作り出せる。具体的には、温度モニタ、チェンバー 位置モニタ、ASD の閾値電圧の設定などを行う。eLMB は CAN バス<sup>3</sup>を通じてデータの読み書 きが行われる。

## 3.4.8 PS Board

PSボードには図 3.22 に示すように、PP ASIC、SLB ASIC、JRC、eLMB が搭載される。PS Board では、ASD からの LVDS 信号を PP ASIC で受け、TGC のオーバーラップ領域でのダブル

<sup>&</sup>lt;sup>2</sup>Field Programmable Gate Array の略 CPLD(Complex Programable Logic Array) 同様、内部に回路構成用のメモ リーを持ち、自由に回路構成を行うことができる。CPLD とは内部構造やプログラム素子が異なる。

<sup>&</sup>lt;sup>3</sup>CAN(Controller Area Network) はマルチマスターのシリアルバスシステムで、アドレスの概念がなく、送信側は 識別子を付けてメッセージを配信し、受信側はその識別子を見てメッセージを受信するかを決めるプロトコル。

カウントを防ぐための OR 論理回路を通して、SLB ASIC へ送られる。SLB ASIC で、トリガー 系と読み出し系に分かれ、トリガー用データは HPT へ、読み出し用データは SSW へと、それ ぞれ LVDS 信号に変換され、さらにシリアライズされて送られる。また、SSW あるいは eLMB から送られてくる PP ASIC/SLB ASIC を制御するための JTAG 信号は、JRC により PS Board に 設置される各 ASIC に分配される。さらに PS Board は、ASD Board に電源電圧と閾値電圧を 供給する役割も果たす。PS Board は後述する SPP ASIC から、TTC(Timing Trigger Control) に よって供給される LHC clock や、各種 Reset 信号、Test Pulse のためのトリガー信号等の信号を 受け取る。図 3.23 に PS Board の写真を示す。



図 3.22: PS Board の構成図



図 3.23: PS Board

## 3.4.9 SPP(Service Patch Panel) Board

SPP には TTC の信号を受信する機能を持つ TTCrq が載せられ、TTC から LHC clock、L1A、 BCR、ECR、Test Pulse トリガー等の信号を受け取り、それらの信号を 10 又は 17 枚の PS Board に分配する。

SPP には、TTCrx の設定を行うために I<sup>2</sup>C プロトコルを受信する、カテゴリー 5 ケーブルの ポートが搭載されている。また、HPT クレートへ clock とリセットを供給するカテゴリー 5 ケー ブルのポートが搭載されている。図 3.24 に SPP の写真を載せる。

# **3.4.10 PS Pack**

PS Board と SPP は、図 3.25 に示すような PS-Pack にまとめられ、Triplet の前面、及び Doublet の後面に設置される。PS-Pack は 1/12 毎に 2 つ設置され、1 つの SPP と複数の PS Board(Triplet は 10 枚、Doublet は 17 枚) から構成される。





図 3.25: PS-Pack の構成と配置

☑ 3.24: Service Patch Panel

### 3.4.11 HPT(High-Pt Board)

HPT は Doublet と Triplet の情報を用いて HPT コインシデンス情報を生成する。HPT はまず、 PS Board から送られてきた LVDS レベルのシリアライズされたデータを、パラレルのデータに 変換する。HPT では、SLB ASIC まで独立に処理されてきた Doublet と Triplet のデータを統合 して HPT コインシデンス情報を生成する。Triplet は 2 つの Doublet よりも衝突点に近く、しか も Doublet 同士の間隔よりも離れた位置に設置されているため、Triplet を用いることによりト ロイダルマグネットによってあまり曲げられることがなかった大きな Pt を持つミューオン信号 を選別できる。HPT ではワイヤとストリップは独立に処理が行われ、 $\Delta R, \Delta \phi$  を出力する。以後 この論文では、特に区別しないかぎりこの  $\Delta R, \Delta \phi$  を Delta と呼ぶ。図 3.26 にワイヤ、図 3.27 に ストリップのブロック図を載せる。出力データはシリアライズされ、オプティカル信号に変換 されて、光ファイバーによって 90 ~ 100m 離れた実験室外のカウンティング・ルーム (USA15) にある SL に送信される。HPT はエンドキャップ領域用のワイヤとストリップ用、フォワード領 域用の計 3 種類作られる。フォワード領域用には 3 つ、エンドキャップ領域用には 4 つの HPT ASIC が搭載される。図 3.28 に HPT Board の写真示す。







図 3.27: HPT ストリップ ブロック図

# 3.4.12 Sector Logic

Sector Logic(SL)は TGC エレクトロニクスシステムのトリガーのデータが最終的に集められ るモジュールであり、2トリガーセクター分の信号を処理する。SLの信号処理は主に R-φコイ ンシデンス、Track Selectorの二種類に分類される。まず Sector Logic は、HPT から送られてき たシリアライズされているオプティカル信号を受け取り、電気信号に変換した後パラレル変換 をする。そして、HPT Board まで独立に処理されていた R 方向 (ワイヤ) と 🧄 方向 (ストリップ) の HPT 信号から両者のコインシデンス (R-φ コインシデンス)を取ることにより、ミューオンの トラックを構築する。それらのトラックを、SSC(Sub-Sector Cluster: R 方向に2つ、φ方向に4 つの Sub-Sector のあつまり)ごとに 6 段階の Pt の閾値によって分類する。探索する物理により 実験中に閾値を自由に変更する能力が要求される。Sector Logic では、閾値はシミュレーション から作られた ΔR, Δφの対応表であるコインシデンスマトリクスを変更する事で行われ、この コインシデンスウィンドウは書き換え可能な FPGA の Look-Up Table(LUT) によって実装され る。Track Selector は Pre Selector と Final Selector の二種類に分類される。Pre Selector は、6段 階の Pt 判定のそれぞれに用意され、それぞれ R の大きい順に 2 つのトラックを選択して、最 大で計 12 トラックが Final Selector に送られる。Final Selector では、Pre Selector から送られた 1トリガーセクター分のトラックから Ptの大きいものを2つ選択して、6段階の Pt 判定と位置 情報を MUCTPI に送る。このロジックは FPGA に書き込まれる。Sector Logic が処理に使用し た HPT からのデータと Sector Logic での処理の結果は、Sector Logic に搭載された SLB ASIC から USA15 に設置された SSW に送られる。Sector Logic には各トリガーセクターに対して一 つずつ SLB ASIC が搭載され、JRC も搭載される。図 3.29 に Sector Logic の写真、図 4.2 にブ ロック図、図 3.30 に Sector Logic での処理の流れを載せる。





図 3.29: SL

☑ 3.28: HPT Board



図 3.30: SL での処理の流れ

#### 3.4.13 SSW(Star Switch)

SSW の主な役割は、SLB ASIC のリードアウトから送られてくるデータを圧縮し、ROD に データを送る前にデータ量を減らして、効率よい読み出しができるようにすることである。具 体的なデータ圧縮は、データを cell と呼ばれる 8bit ごとの塊に分け、各 cell にアドレスを付け、 値がゼロでない cell だけをアドレスと共に送る。TGC の全チャンネルのうちヒット信号を発 生するのはごく一部なので、これによりデータを減らすことが出来る。1 つの SSW で最大 23 個の SLB ASIC のデータを受けとることができる。SSW はまず、SLB ASIC からの LVDS レベ ルのシリアライズされたデータを受け取り、それをパラレルのデータに変換する。そのデータ は SSWrx(レシーバー)に送られ、データの圧縮が行われる。その後データは、SSWtx(トラン スミッター)に送られ、フォーマットされる。フォーマットされたデータはシリアライズされ、 オプティカル信号に変換されて 90 ~ 100m はなれた実験室の外にある ROD に送られる。また SSW は、PS Board 上の PP ASIC、SLB ASIC に JTAG プロトコルによってレジスタ設定と、I<sup>2</sup>C による SPP 上の TTCrx の設定も行う。図 3.31 に SSW の写真を載せる。

#### 3.4.14 ROD(Read Out Driver Board)

ROD は TGC エレクトロニクスシステムの中でリードアウトのデータが最終的に集まるモ ジュールである。ROD は複数の SSW からシリアライズされた圧縮データをオプティカル・ファ イバーを通して受け取り、オプティカル信号を電気信号に変換した後パラレル・データに戻し、 FIFO メモリーに一時格納する。このデータをトリガー情報を元に同じイベントごとにまとめ、 決められたフォーマットにしたがってヘッダー、トレーラーをつける。まとめられたデータは S-link(Simple Link Interface) というフロントエンドとリードアウトのエレクトロニクスを繋ぐ ために CERN で開発された光信号のリンクモジュールによって ROB(Read Out Buffer) に送信さ れる。イベントの同定やヘッダー、トレーラーをつけるためには TTC からのトリガー情報が必 要となるため、ROD には TTCrx が載せられたメザニンボードが搭載され、これにより TTC か らの信号を受け取ることができるようになっている。ROD は 100kHz でこれらの処理ができる

# ように求められている。





図 3.32: ROD

図 3.31: SSW

# 3.4.15 High-Pt Star-switch Controller Board (HSC)

HSC は HPT、SSW と同じ VME クレート (HSC クレート) に載せられる、VME マスターモ ジュールである。後述する CCI とオプティカルケーブルで結ばれ、CCI からの命令を受け取 る。命令を受け取ると、命令に対応した処理を行いその後 CCI へ応答を返す。命令は HPT や SSW に対するもので、命令を受け取ると VME バスを支配しスレーブモジュール (HPT、SSW) に対して命令を伝える。また VME バス以外に JTAG バスも使用されている。このため HSC に は、CCI との情報のエンコード、デコードのために 2 種類の機能が用意されている。ひとつは PPE(Primary Protocol Encoder) という JTAG 用のもので、リセットや JTAG のコントロールを行 う。もう一方は SPE(Secondary Protocol Encoder) という VME 用のもので、VME のコントロー ルを行う。図 3.33 に HSC の写真を載せる。

# 3.4.16 Control Configuration Interface Board(CCI)

CCI はローカルホストからの命令を受け取り、命令専用レジスタに格納したあと HSC へと送 信する。一方 HSC からの応答は、応答専用レジスタに格納されローカルホストが読み出す。こ れら以外にも状態監視用のレジスタや VME 優先割り込み用のレジスタが用意され、これらは VME 経由でアクセスすることが可能である。図 3.34 に CCI の写真を載せる。



図 3.33: HSC



🖾 3.34: CCI

# 3.5 トリガーシミュレーションでのパフォーマンス

LVL1 TGC トリガーシミュレーションでのトリガー Efficiency を示す。

# 3.5.1 トリガーシミュレーション

シミュレーションには、検出器シミュレーション (Detector Simulation)、デジタル化 (Digitization)、トリガーシミュレーション (Trigger Simulation)が用いられている。検出器シミュレー ションでは Geant4を用いて、ATLAS 検出器の構造と磁場の分布が実装されている。ATLAS 検 出器の interaction point から生じたミューオンと検出器等の物質との相互作用をシミュレート して、TGC に到達するまでのシミュレーションを行う。TGC にヒットしたイベントの情報は Digitization にて実際の TGC の出力情報に変換される。Digitization で作り出した TGC の情報か ら、トリガーシミュレーションを用いてトリガー効率を計算する。トリガーシミュレーション には、TGC エレクトロニクスのロジックを再現しており、トリガー効率をみることでトリガー システムへの要求が満たされていることを確認する。またエレクトロニクスのテストに使用す るテストベクタも生成することができる。

これらのシミュレーションを用いて SL で使用されるコインシデンスマトリクスが作成されて いる。シミュレーションをおこなった後のデータには、コインシデンスのあったサブセクター、 ミューオンの運動量、 $\Delta R$ 、 $\Delta \phi$  の情報がイベントごとに含まれている。このデータから横方向 運動量 Pt と  $\Delta R$ 、 $\Delta \phi$  の対応関係を調べて LUT を作成している。ここで作成された  $\Delta R$ 、 $\Delta \phi$  と Pt の対応を表すものを図 3.35 に示す。横軸に  $\Delta R$ 、縦軸に  $\Delta \phi$  をとっている。色のついた Pt が 出力される。



図 3.35: シミュレーションで作成した LUT

 $\phi$ 方向にしか磁場がない理想的な場合、ミューオンのトラックは R 方向にのみ曲げられる。 図 3.35 は磁場がきれいな場所で、Pt の判定はほぼ R 方向のずれ  $\delta R$  のみによる。磁場が  $\phi$  方向 だけでなく R 方向にも存在する場所もあり、その場合 Pt 判定は  $\delta R$  だけでなく、 $\delta \phi$  にも依存す る。その例を図 3.36 に示す。



図 3.36: △ *ϕ* にも依存する LUT の例

#### 3.5.2 トリガー効率

トリガー効率の計算には以下の式を用いる。

トリガー効率 = トリガーされたミューオン / TGC に入射した全ミューオン

ここでトリガーされたミューオンとは TGC 3 station でのコインシデンスがとれたものであ る。つまり TGC エレクトロニクスの SLB ASIC、HPT、SL のそれぞれでコインシデンスの取 れたもののことである。横軸に Pt、縦軸にその Pt でのトリガー効率を図 3.37 に示す。ここで は Pt が 0~100GeV のミューオンを用いてシミュレーションを行っている。プラトー部分はト リガー効率が 90% を超えている。色はそれぞれ黒 6*GeV、*赤 8*GeV*、緑 10*GeV*、青 11*GeV*、黄 20*GeV*、ピンク 40*GeV* である。



☑ 3.37: Trigger Efficiency

# 第4章 Sector Logic

Sector Logic は回路の書き換え可能な FPGA で実装していて、機能の追加やコミッショニン グ時に機能を変更させたりと自由度の高い設定になっている。

# 4.1 Sector Logic の概要

Sector Logic は前後方ミューオントリガーシステムの中で最終段に位置しており、1 つのトリ ガーセクターについて、 $R = \phi$ Coincidence により入射粒子の横運動量 Pt をもとめ、その値を元 に TrackSelector により 2 つのトラックを選別する回路である。

SLは以下の要件を満たすように設計している。

- 1. LHC の衝突周波数 40.08MHz に同期して、デッドタイムレスで動作すること。
- HPT モジュールからの送られる信号を受信してから MUCTPI へ結果を出力するまでに許 されるレイテンシーは最大 8clock(200ns)で、常に一定であること。
- 3. 入射ミューオンの運動量測定に用いられる6段階の閾値は、探索する物理にあわせて実 験中に自由に変更が可能であること。
- 4. HPT モジュールからの入力情報と SL の出力情報は読み出しが可能であること。

1の条件から必要とされる最低動作周波数が規定される、処理漏れ無く動作を行う為には最低 40.08MHz の動作周波数が必要とされる。

2の条件は、短時間に処理を終了させる事が要求される LV 1トリガーシステムの CTP にお いて、各ディテクターからの信号を統合して各バンチ毎にトリガー信号を生成させる為には、 レイテンシー が一定でなければならない。また LV1 トリガーが出る時間をデーター保持時間 である 2.5µs 以下にする為に SL は 200ns 以下のレイテンシー にする必要がある。

1~2の条件を充たす為、Sector Logic は、論理回路とパイプライン処理を使用し回路を形成す る事にした。パイプライン構造は、システムクロックによって動作するフリップフロップ(FF) とその間に位置する組み合わせ回路によって構成される。全体をLHCの衝突周期の40.08MHz で動作させる為、各FF間にある組み合わせ回路の遅延時間を25ns以内にする必要がある。各 FF間の組み合わせ回路を少なくすれば遅延時間を少なくする事は出来るがレイテンシーの条 件があるため必要以上に増やすことはできない。

3の条件を充たすには、Ptの値を導き出す回路を組む場合、磁場の負均一性や、マグネット などの構造物の影響から単純な計算回路では求める事が出来ず、回路が複雑になってしまう。 また、Pt 閾値を変更するたびに複雑な回路を書きかえることはとても困難である。そこで、シ ミュレーションから計算されたミューオンのトラックの曲率とPt 閾値の対応表であるコインシ デンスマトリクスを、FPGAのLook Up Table(LUT)に搭載するという設計を行った。LUTと は入力信号の取りうる全てのパターンについて、予めそれぞれの出力データをメモリーに格納 し、入力信号をインデックスとしてメモリの内容を参照する事によって結果を得る方式である。 このLUTはメモリーに格納するデーターの値を返すだけなので、反応時間は一定となり、パイ プライン構造にも適している。また、閾値の変更や、コミッショニング時にイレギュラーな使 い方にも出来るだけ対応できるようにこれらの回路を FPGA や CPLD といった、内部回路を変 更することが出来る IC によって構成させている。

4の読み出しについては、SLB ASIC を用いて PS ボードと同様の読み出し回路を構成させる ことでクリアーさせる事とした。

# 4.2 Sector Logic Board

SL Board には、Forward と Endcap の 2 種類があり、どちらも 1board で 2 つのトリガーセク ターの処理を行う。SL Board の概略図を図 4.1 に載せる。





図 4.1: SL Board

SL Board はトリガーの処理を行う Sector Logic FPGA のほかに、コントロール、リードアウトを行うための IC が搭載されている。基本的に主要な IC の数は Forward および Endcap で同数である。以下に主要な各 IC およびその動作論理の設定方法について述べる。

 Sector Logic FPGA 先に述べたトリガーのロジックを実装する FPGA である。FPGA1 つ につき1トリガーセクター分の処理をする。FPGAには Xilinx 社の Virtex2を使用してい る。FPGAは基本論理を搭載するためのメモリ容量と、コインシデンスマトリクスを搭載 するために使用する LUTのメモリ容量と、IO PIN 数から選択している。

	必要メモリー量(kb)	使用 FPGA	搭載メモリー量(kb)
Forward	576	XC2V1000-BG575	720
Endcap	1656	XC2V3000-BG728	1728

表 4.1: LUT の必要メモリー量と FPGA の搭載メモリー量

• G-Link Monitor FPGA

HPT モジュールから送られてくる信号は G-Link と呼ばれる、シリアライズされた光信号の 高速通信で送られてくる。G-Link Monitor はその信号の監視制御を行う回路である。専用の 受信 IC を監視し、通信エラーを検知したら、自動的に復旧するよう制御を行う。使用して いる FPGA は Endcap では Xilinx 社の XC2S150E-FG456、Forward は同 XC2S50E-PQ208 である。

• VME Access CPLD

VMEを使用して、SL Borad 上の各 ICをコントロールするための回路である。FPGA の設定を行うことのほかに、JTAG でのアクセスをするための回路が内臓されており、JTAG でJRC や SLB ASIC のコントロールを行うことができる。CPLD には Xilinx 社の XC2C256-6PQ208 を用いている。

• SLB ASIC

PS Board に実装されているものと同じもの使用している。コインシデンスマトリクスは 使用せず、読み出しのみを行う。PSボードと同様に SSW 経由で読み出しを行う。FPGA1 つにつき SLB ASIC1 つが対応している。

- JRC Antifuse FPGA
  PSボードに実装されたものと同じものを使用している。SSW または CPLD から各 SLB
  ASIC ヘアクセスするための JTAG のルーティングを行う。
- Test PIN

Test PIN は Sector Logic Board 上の 3 つの FPGA を繋ぐバスであり、16 個の LED に繋 がっている。元は検査用に導入されたものだったが、現在は Sector Logic FPGA と G-Link Monitor 間の通信を行うために利用されている。

- FPGA Configuration PROM
  FPGA をコンフィギュレーションするための回路を読み込ませておくためのメモリである。電源の投入時や VME からのアクセスで FPGA に回路をダウンロードする。
- Bitfile

FPGA に VME からコンフィギュレーションする時に、その FPGA の内部回路を記述した バイナリファイル。Xilinx 社が発行しているソフトウェアの ISE シリーズによって Verilog HDL で記述した論理をコンパイルすることで作成される。

SL Board は現在 ATLAS PIT の USA15(Counting Room) に設置されている。TGC システムに 組み込まれ、HPT モジュールから受け取った信号を処理し、生成したトリガーを MUCTPI に 送っている。

# 4.3 Sector Logic のトリガーの論理処理

以上の制約に基づき Sector Logic の回路設計を行った。図 4.2 に内部回路のブロック図を示す。 Sector Logic に搭載されている FPGA と CPLD の回路設計は、Verilog HDL(Hardware Description Language) で行った。



図 4.2: SL ブロック図

図 4.2 のように Sector Logic は多数の機能ブロックを FF を用いてパイプライン構造としている。各機能ブロックについて説明していく。

#### 4.3.1 Delay

フリップフロップを連結してシフトレジスタの構造をとる。入力信号を 1/2 clock 単位で任意の時間遅らせることができる。HPT モジュールからは入力信号のタイミングをそろえるために使用する。

#### 4.3.2 Decoder

HPT モジュールから送られてくる、トラックの曲がり具合( $\Delta R$ 、 $\Delta \phi$ )および、hit 位置情報 (R、 $\phi$ )の値を解読して、各サブセクターごとに  $\Delta R$ 、 $\Delta \phi$ の値を振り分けていく。

HPT モジュールから送られてくる情報について説明する。

HPT モジュールからは、HPT ASIC 1 個に付き 1 本のオプティカルケーブルで出力される。 このオプティカルケーブルは 1 本当たり 16~17bit のデータ幅を持ち、最大 2 hit を送ることが 出来る。EndCap 領域は HPT モジュールは、R 方向 (ワイヤ) は 4 個の HPT ASIC、 方向 (ス トリップ) 方向は、2 個の HPT ASIC で 1 つのトリガーセクターに対応する。Forward 領域は R 方向 (ワイヤ) は 2 個の HPT ASIC、 方向 (ストリップ)は 1 個の HPT ASIC で 1 つのトリガー セクターに対応する。HPT ASIC から送られてくる 1 つのトラックの情報についてみていく。

- HitID
- Pos

- High/Low flag
- Sign
- Delta

HitIDは、TGCにおけるミューオンのHit位置についての情報であり、Strip,WireともにROI 番号の小さいほうからROI二つ分をまとめた単位での位置情報を、HPTモジュールごとに振っていく。

PosはHitIDで指定される領域をさらに絞るものであり、WireならばHitIDで決まったWire 方向のROIの上下どちらかを、StripであればROIの右半分、左半分に限定された位置情報を、 さらにその中の左右どちらのROIかを決定する。

High/Low flag は、High-Pt コインシデンスが取れたイベントかどうかを示す。

Sign 値は、Wire であれば  $\Delta R$  の、Strip であれば  $\Delta \phi$  の、トラックが曲がった方向を表す。

Delta は Wire 情報においては  $\Delta R \epsilon$ 、Strip 情報においては *Delta* $\phi$ の値を返す。この時、Low-Pt イベントでは  $-7\Delta R + 7 - 3\Delta \phi + 3$ の値で無限大運動量を持っているミューオンからの飛跡のず れを示す。High-Pt イベントでは、 $-15\Delta R + 15 - 7\Delta \phi + 7$ の値で飛跡のずれを示す。

Delta = 0の飛跡が検出された場合、Sign の値を 1 として Delta = 0のトラックがあることを示す。

#### **4.3.3** $R - \phi$ Coincidence

 $R - \phi$ Coincidence は、各サブセクターごとに割り振られた  $\Delta R$ 、  $\Delta \phi$  の値から Pt の値をコイン シデンスマトリクスを用いて求める。サブセクターの数は、Forward 領域で 64 個、Endcap 領 域では 148 個と多く、個々のサブセクターで運動量の測定を行うと、膨大な情報の処理を行わ なければならなくなる。そこで、処理する情報量を減らすため R 方向、 $\phi$  方向それぞれ隣接す る 2 つのサブセクターを 1 つの単位にまとめ、この 4 つのサブセクターの集まりから 1 つの運 動量測定を行う。また 1 つの TGC に 2 つのミューオンが入射すると、HPT モジュールからは 2 つの R 情報、2 つの  $\phi$  情報が送られてきて、4 つのトラック候補ができてしまう。このときに 生じてしまうフェイクヒットを取り除くため、前述の 4 つのサブセクターの集まりをさらに  $\phi$ 方向に 2 つ併せ、その 8 つのサブセクターの集まりから 1 つのトラックの候補を選び出す。以 降この 8 つのサブセクターの集まりを SSC(SubSectorCluster)とよぶ。また、前述の 4 つのサブ セクターの集まりを halfSSC とよぶ。 1 つの SSC から 1 つのトラック候補だけ選び出すことで フェイクヒットをほとんど除くことができる。SSC 内でのトラック選出の優先順位は

1.Pt 値の大きい順
 2.R の大きい順
 3.φ の小さい順である。



🖾 4.3: SSC

また、 $\Delta R$ 、 $\Delta \phi$ から横方向運動量 Pt を求めるために、コインシデンスマトリクスを用いる。 コインシデンスマトリクスはシミュレーションから作成され、 $\Delta R$ 、 $\Delta \phi$ の値をインデックスと して Pt を求める。コインシデンスマトリクスは各サブセクターごとに用意される。

#### 4.3.4 TrackSelector

SSC から発行された情報は、PreSelector と FinalSelector という二段階の処理を行うことで、 最大2候補のイベントを選別される。

#### PreSelector

PreSelector では、各 Pt 値の中から最大で 2 つのトラックを選び出す。優先順位は R の大きい順である。6 段階の各 Pt 値から 2 つずつ、最大で計 12 のトラックが次段の FinalSelector に送られる。

### FinalSelector

各 Pt ごとに振り分けられたトラックから、最終的に Pt 値の大きい順に最大 2 トラックが選び出される。同一の Pt 値の場合、R の値の大きいほうから順に選出される。

# 4.3.5 Encoder

TrackSelector で選び出されたトラックの Pt 値とその Hit 位置である ROI を LVL1 トリガーで 後段にある MUCTPI へ送られる。さらに読み出しをするために HPT モジュールからの入力情 報と MUCTPI への出力情報をあわせて、SLB ASIC へ送る。

MUCTPIへ送る信号のフォーマットを以下に示す。

	<u> </u>
Endcap	Forward
>2candidate	>2candidate
ROI1<0>	ROI1<0>
ROI1<1>	ROI1<1>
ROI1<2>	ROI1<2>
ROI1<3>	ROI1<3>
ROI1<4>	ROI1<4>
ROI1<5>	ROI1<5>
ROI1<6>	1
ROI1<7>	1
1	1
ROI2<0>	ROI2<0>
ROI2<1>	ROI2<1>
ROI2<2>	ROI2<2>
ROI2<3>	ROI2<3>
ROI2<4>	ROI2<4>
ROI2<5>	ROI2<5>
ROI2<6>	1
ROI2<7>	1
0	0
Pt1<0>	Pt1<0>
Pt1<1>	Pt1<1>
Pt1<2>	Pt1<2>
Pt2<0>	Pt2<0>
Pt2<1>	Pt2<1>
Pt2<2>	Pt2<2>
1	1
1	1
BC<0>	BC<0>
BC<1>	BC<1>
BC<2>	BC<2>
sign1	sign1
sign2	sign2
	Endcap      Endcap      >2candidate      ROI1<0>      ROI1<1>      ROI1<2>      ROI1<3>      ROI1<5>      ROI1<5>      ROI1<5>      ROI1<20>      ROI2<0>      ROI2<1>      ROI2<2>      ROI2<5>      Pt1<0>      Pt1<2>      Pt2<<0>      Pt2<<2>      1      BC<0>      BC<1>      BC<2>      sign1      sign2

表 4.2: SL OUTPUT フォーマット

ーつのトラックの情報として粒子の ΔR 方向の曲がり方を示す Sign と横方向運動量 Pt と TGC Pivot でのヒット位置である ROIを MUCTPI へ出力する。Pt1 と Pt2 というのはそれぞれ優先順 位の高い順に 1st、2nd のトラックであることを表している。

また ROI の並びは以下の図 4.4 のようになっている。ROI は Endcap 領域では 0 から 147 ま で、Forward 領域では 0 から 63 までの値で表される。



図 4.4: ROI

# 4.4 トリガー生成の例外処理

TGC から読み出された信号処理において、設計上の問題点が存在する。Sector Logic では、 この問題を解決するために、二つの例外処理を行っている。

#### 4.4.1 Strip の境界問題

TGCはEndcap領域において、不感領域を無くすためにチェンバー同士が重なるように配置を行っている。

重なっている領域にヒットがあった場合、TGCエレクトロニクスの配線上の問題で、Stripの LowPtコインシデンスが取れても、SLに到着した時に別のチェンバーのヒットと見なされてし まう。こうなった場合、本来ヒットを出すべきイベントをヒットと見なすことが出来ない。こ れを避けるために、Wire ヒットに対し、重なっているチェンバー両方の Strip ヒット情報を適 用するようにした。具体的には、表 4.3 を参照。

# 4.4.2 HPT モジュールのバグ対応

EndcapのT5チェンバーからくるHPTモジュールのStrip情報は、HitIDが3'b1XX(X = 0 or 1)という形でSLに与えられる。しかし、HPTモジュールのバグによって、HitIDは下位二桁分 しかSLに到達しないことが判明した。結果、T5チェンバーのStrip信号はHit IDが0XXとい う形でSLに到着する。このHitIDはT6チェンバーのものであるため、WireとStripでコイン

SSC	本来のチェンバー	共有チェンバー	優先
SSC2	Т8	Т9	T8
SSC4	T7	Т8	T7
SSC6	T6	Τ7	T6
SSC12	T5	T6	T6

表 4.3: Strip 重複処理の箇所

シデンスを取ってトリガーを生成することが出来なくなる。この問題に対応するため、T6 チェンバーの Strip 情報とT5 チェンバーの Strip 情報の両方を、それぞれの Wire ヒット情報とコインシデンスを取るように動作の変更を行った。

この処理は Decoder で行っている。

#### 4.4.3 EI/FI

現在、SLと EI/FIの PS Boardを繋ぐケーブルは接続されているが、EI/FIの情報はトリガー 生成に利用されていない。

EI/FIからの信号は Endcapの SL に 4本のオプティカルケーブルで接続されており、SL Board 上の二つの FPGA 両方に同じ信号が届くように内部配線がされている。1本のオプティカルケー ブルは 16bit で信号が送られてくる。この 16bit は 8bit で分ける事ができ、で EI の Wire/Strip 情報と、FI の Wire/Strip がまとまって SL に送られる。1本のオプティカルケーブルの情報は 1 チェンバーの信号となるため、1トリガーセクターの SL には合計 4 チェンバー分の信号が来る ことになる。

SLの ReadoutLine には、8bitの EI/FI 用の bit 領域が存在するので、この 8bitの信号の OR をとった値を、それぞれ対応する bit に入れて出力している。

# **4.5** Sector Logic のトリガー生成以外の機能

SLに搭載されている FPGA は、書き換え可能なシステムを搭載している。この FPGA の余 剰メモリを利用して、トリガー生成論理とは別に、SL の状態や実験状況をモニターし、トリ ガー論理を調整する機能を搭載した。

#### 4.5.1 Trigger Counter

1つのトリガーセクターでのトリガーレートを計るためのスケーラーを搭載した。10秒間の トリガー数のカウントを行い、10秒ごとにその値を更新していく。この値はトリガーレートと して実験状況のモニターとして使われている。

## 4.5.2 Mask

入力をマスクして、以降にトリガー信号が送られるのを遮断することができる。現在は、以 下の項目のマスクが準備されている。

H/L Mask: HighPt 判定された信号か、LowPt 判定された信号かを判断してマスクを行う。

- SSC Mask: SSC 単位でトリガー出力のマスクを行う。
- EI/FI Mask: EI/FI からの信号を使用するかどうかのマスク。使用しない場合、SLの ReadoutLine の EI/FI 領域における Or 情報をとる前に、SLへの EI/FI Input 信号を遮断する。

#### 4.5.3 Stopper

10 秒間に Threshold 値以上のトリガーを SL が発行した場合、SL が自動的にトリガーの発行 を停止する機能。Threshold 値は VME からレジスタに値を書き込む事で変更可能であり、現在 の初期値は 10000 となっている。なお、Stopper がかかった回数は内部で記録される。

#### 4.5.4 Input Checker

Sector Logic に搭載されている G-Link は、光シリアル信号を SL Board 上のデシリアライザー でパラレル信号に変換し、FPGA に入力される。この時、デシリアライザーでは G-Link 規格に おける信号のフォーマット情報を持った C-Field を読み取ることで信号を解読し、パラレル変換 を行う。C-Field については後述の G-Link Monitor の項目で詳しく扱う。しかし、この C-Field を認識するタイミングに失敗すると、デシリアライザーが検知する信号の形状が正規のものか ら変化し、信号が型崩れを起こしてしまう可能性がある。詳しくは G-Link Monitor の Timing 問題の項目で扱う。この型崩れが発生した時に Sector Logic FPGA に届く信号の形は分かって おり、またそれは HPT - Sector Logic 間で通信していて起こりうる信号パターンではない。よっ て、この型崩れした時のパターンが 127Clock 中 64 回以上見つかった時に、G-Link Monitor に 状態のリセットを行うよう指示を出す。

本来の G-Link 規格では、信号を伝える必要が無い時には Idle 信号という特殊な信号をやり とりすることで、この C-Field の検知を正確に行うが、Sector Logic は常に情報のやりとりを行 うため、Idle 信号でのやりとりを基本的に行わない。

デシリアライザーは自分では型崩れを検知することが出来ないので、型崩れを解消するためには、G-Link Monitorから信号受信のモードを一時的に変更し、戻すことでリセットをかけなければいけない。

#### 4.5.5 Logic ID

実際に実験が始まると、Endcapで96個、Forwardで48個、合計144個のFPGAに、それぞれ別々のBitfileをダウンロードしなければいけなくなる。また、正しいLUTが適用されているかどうかを確認する必要も有る。

Sector Logic は、ダウンロードの指定位置、Pt Threshold の設定値 (6 段階の Pt の閾値が、そ れぞれ何 GeV 以上と設定されているか)、コインシデンスマトリクスの作成日時を LUT に記載 し、それを VME から読み出すことで、正しい LUT を搭載した Bitfile が正しい場所にダウン ロードされているかをチェックするようにしている。

# 4.6 G-Link Monitorの機能

Sector Logic には、G-Linkの受信 ICの設定と監視を行うG-Link Monitorが搭載されている。 以下にその機能、動作について記述する。

# 4.6.1 G-Link におけるデータの取り扱い

G-Link では、DIV 値によって通信の周波数帯を定め、C-Field と W-Field とを定義し、 Data Word, Control Word, Idle Word の三種類の情報のやりとりを行う。

#### DIV

DIV は G-Link の通信周波数帯を決定する 2bit の信号である。具体的な値と、使用できる周波数帯は以下の通りである。

DIV1	DIV0	周波数带
0	0	40 <i>MHz</i> ~ 70 <i>MHz</i>
0	1	20 <i>MHz</i> ~ 45 <i>MHz</i>
1	0	13 <i>MHz</i> ~ 26 <i>MHz</i>
1	1	Make a signal by Test Clock <sup>1</sup>

ATLAS で使用される Clock は 40.08*MHz* なので、SL では DIV 値を DIV1/0=01 に設定して 使用している。この DIV 値は G-Link Monitor FPGA からのアクセスで変更が可能である。

#### W-Field

W-Field(Word Field)は、16bitのシリアル信号であり、受信 IC は C-Field に基づいて W-Field の情報をパラレル化させる。G-Link の信号は True モードと Inverted モードを交互に送信しており、True モードでは W-Field をそのままパラレル化し、Inverted モードでは W-Field の0と1 を反転させてパラレル化する。

#### **C-Field**

C-Field(Coding Field)は、4bitのシリアル信号である。G-Linkの信号をどのようにパラレル 化させるべきかという情報を与える。C-Fieldの形状は、以下の通りになっている。

Word Type	Mode	Flag	Pattern
Data Word	True	0	1101
Data Word	Inverted	0	0010
Data Word	True	1	1011
Data Word	Inverted	1	0100
Control Word	True	/	0011
Control Word	Inverted	/	1100
Idle Word	/	/	0011

#### Flag

W-Field は 16bit なので、HPT - Sector Logic 間で要求される 17bit 通信が行えない。しかし、 G-Link は C-Field のパターンを読み取ることによって、Flag という 1bit の信号を取り扱うこと が出来る。Sector Logic では、この Flag を 17bit 目として使用している。

#### **Data Word**

16bit 全てが自由に使える W-Field の通信を行う。HPT - Sector Logic 間におけるトリガー情報のやりとりは、この Data Word を用いて行われる。

#### **Control Word**

16bit 中 2bit は固定で 14bit が自由な W-Field の通信を行う。HPT - Sector Logic 間では使用されない。

#### **Idle Word**

16bit 全てが固定化された2種類のW-Fieldの通信を行う。HPT - Sector Logic 間では、コンフィギュレーション直後における HPT - Sector Logic 間のリンクの確立に使用される。

## 4.6.2 G-State Checker

G-Linkの受信 ICからは、以下の四つの監視項目が出力される。

- RX DATA: Data Word を受け取っている時に1となる。
- RX CTRL: Control Word を受け取っている時に1となる。
- RX ERROR : Data Word, Control Word, Idle Word 以外の C-Field を受け取ったときに 1 と なる。
- RX READY: 128 Word バッファした時に RX ERROR が一度も1にならなかったら1を 返す。

#### 4.6.3 G-Link Reset

G-Link に異常があった場合、DIV 値を設定値の DIV1/0=01 から、Clock 周波数の 40.08*MHz* を保障していない DIV1/0=10 にすることで C-Field の受信周期をあえて乱し、RX ERROR が 1 になる環境を意図的に作る。この状態を 32768Clock 維持した後、DIV1/0=01 に戻す。こうすることで G-Link の受信 IC の状態をリセットし、異常の解消を試みる。具体的には、異常とは以下の項目を指す。

- RX CTRL が1になる
- RX ERROR が1になる
- RX READY が0になる
- TestPIN 経由で SL FPGA から G-Link Reset の要求が来る

このリセット回数は G-Link Monitor 内部で数えられる。

#### 4.6.4 Reset Order Accepter

後述の G-Link のタイミング問題が発生した時に、G-Link の受信 IC や G-Link Monitor は問 題の発生を察知出来ない。Sector Logic FPGA の Input Checker 機能を用いる事で、タイミング 問題が発生した G-Link 受信 IC を特定する。この時、Sector Logic FPGA - G-Link Monitor 間の 通信は TestPIN を利用して行われる。Reset Order Accepter は、この TestPIN からの入力情報を 読み取り、G-Link Reset を問題が発生した受信 IC に行う。

# 4.6.5 G-Linkのタイミング問題と対処

C-Field と W-Field は連続したシリアル信号で受信 IC へと送られてくる。この時、C-Field を 読むタイミングを間違えてしまうという現象が Sector Logic で確認された。例えば、図 4.5 の ように、信号を読み間違えてしまうことがある。

ここでの W-Field は、左側が下位ビットで、右側が上位ビットになる。問題が発生している時の例は、全ての値が左に一つずつずれている。



を繰り返している

図 4.5: G-Link タイミング問題の例と解説

信号を読むタイミングの間違いを Sector Logic FPGA の Input Checker 機能で察知し、TestPIN を経由して G-Link Monitor に伝え、G-Link Monitor は問題が発生している受信 IC に G Reset を 行う。

# **4.7 CPLD**

Sector Logic は CPLD を経由して JTAG 操作を行い、VME アクセスの操作を行う。

#### 4.7.1 VME Access

CPLD は、VMEbus のアドレス線、データ線、データ制御線を制御し、マスターに対して応答し通信を行う回路が実装される。レジスタの読み書きによって、各 FPGA の設定や機能の切り替えが可能となる。また、FPGA のコンフィギュレーション (回路の焼きこみ)も VME アクセスによって行える。内部に VME からの 16MHz の Clock で状態を遷移させる 8 段の State Machine (8ビットのシフトレジスタ)を設けおり、これで順序処理をおこなっている。よって、一回の VME アクセスに 8 Clock(500ns)を要する。

#### 4.7.2 JTAG Router

VME アクセスもしくはボード上の JTAG ピンからの JTAG 信号を、レジスタの値もしくは ボード上のディップスイッチの値によって各 FPGA、PROM、SLB ASIC に対してルーティング を行う。

# 4.8 Sector Logic のコンフィギュレーション

# 4.8.1 LUT のコンフィギュレーション

LUT の Sector Logic FPGA への搭載は、シミュレーションから作られた Coincidence Matrix を、Bitfile に組み込むことで行われる。コインシデンスマトリクスは一つ一つのトリガーセク ターごとに違うため、Sector Logic FPGA の Bitfile を作るときには、それぞれが個別に生成さ れる。

### 4.8.2 ATLAS ROD Crate DAQ

ATLAS のエレクトロニクスのコンフィギュレーションは、RCD(ROD Crate DAQ) というオ ンラインソフトウェアによって行われてる。これはいくつかのパーティションとセグメントに 分けることができる。TGC の場合は、ATLAS RCD 下の Aside, Cside セグメントが最初に存在 し、フロントエンドの両サイドを別々のセグメントとして設定を行う。さらに Sector Logic の場 合は Sector Logic が納められているクレート単位、1/12 セクター単位、トリガーセクター単位 のセグメントで設定を行っていく。RCD による設定はデータテイクの開始直前だけ行われる。

#### **Bitfile Configuration to FPGA**

Sector Logic FPGA のコンフィギュレーションは、VME から Bitfile をダウンロードする方法 と、PROM に記録された回路を電源起動時に FPGA ヘダウンロードする方法がある。G-Link Monitor FPGA には専用の PROM が設置されていないため、必ず VME から Bitfile をダウン ロードしなければいけない。現在は PROM からのダウンロードは行われておらず、Sector Logic FPGA も G-Link Monitor FPGA も両方とも VME から Bitfile を FPGA にダウンロードすること でコンフィギュレーションを行っている。

# **Register Configuration**

Sector Logic は、トリガーセクターごとに状態を設定する事ができる。データテイクの開始 直前に Sector Logic のレジスタに値を書き込む事で、個別に設定が必要なトリガーセクターの 設定を行う。

# 第5章 LHC シングルビーム

2008年9月に、LHCにシングルビームが入射がされた。本来LHCは双方向ビームを回し、 衝突させるが、ビーム入射のテストとして片方向づつビームを入射し、テストを行うというも のであった。

シングルビームは、LHC の各衝突点の手前に配置されたシールドに陽子ビームを衝突させて、問題が無ければシールドを外し、段階を追って動作確認を行った。

このシングルビーム時に、ATLAS はそのシステム全体をシングルビーム用の設定にし、シングルビームを用いた ATLAS 検出器のコミッショニング (性能評価)を行った。

# 5.1 ATLASのシングルビームセットアップ

シングルビーム入射の際、ATLASのLVL1トリガーは、BPTXとMBTSの二種類のみを有効としていた。他の検出器が発行するトリガーは、発行されてもCTPで止められることとなった。TGCシステムも、トリガーラインは稼動していたが、CTPで止められていた。

### 5.1.1 BPTX

Beam Pickups によるトリガー (BPTX) は、Beam Position Monitor と同じ構造の Electro Static Button Pick Ups が読み取ったビームの通過タイミングを LVL1 トリガーとして用いるものである。この Electro Static Button Pick Ups は ATLAS の上流 175m の位置に設置されており、ビームが通過するとパルス電流を発生させる。このパルス電流を Discriminator に通した信号をトリガーとして使用した。



図 5.1: ESBP とビームパイプ



図 5.2: ビームが来たときに ESBP から読み出し たパルス信号

# 5.1.2 MBTS

Minimum Bias Trigger Scintillators は、Forward 領域に配置したシンチレーター (図 5.3)を利用したトリガーであり、ビームハロー、ビームガス、ビーム衝突イベントを検知する。

この MBTS は、イベントを検出した際のパルス波高を見る事で容易に宇宙線イベントかビー ムイベントかを見比べることが可能である (図 5.4)。



図 5.3: MBTS の Scintillator



図 5.4: 宇宙線とビームイベントにおける MBTS のパルス波高の比較

### 5.1.3 Single Beam における ATLAS の目標

このシングルビーム時における、ATLASが目標としていた事項は二段階に分かれる。それぞれの段階における目標は、以下の通りである。

第一段階: Beam on collimator splashes. the first event.

ビームを ATLAS より上流のコリメーターに衝突させ、発生したハドロンシャワーからの π,μ 粒子を測定する事でコミッショニングを行う。

- シングルビームをトリガーし、その情報をリードアウトする。
- DAQ をビーム入射の1時間前から開始し、安定に動作させる。
- LHC クロックではなく、ATLAS の Free Running クロックで動作させる。
- L1Calo, MBTSからのトリガーを許容されるタイミングで発行する。
- 上記の検出器以外のトリガーをモニターする。
- 低強度ビームにおける MBTS が発行する信号に対する Threshold を調整する。
- BPTX で ATLAS のトリガー検出器のトリガータイミングの調節を行う。
- 第二段階: more splashes, first circulating beam (injection and dump) ビームを一周させてコミッショニングを行う。
- BPTX のみを使用して、検出器のタイミング調整を行う。
- ビームによって発生するバックグラウンドの調査。
- 最終的には、ビーム下流の検出器までタイミングを衝突タイミングに正確にあわせる。

# 5.2 TGCの Single Beam セットアップ

ここでは、Single Beamによるコミッショニングを行った際のTGCの設定について記述する。

### 5.2.1 TGC

TGCは、シングルビームの際に全機能を動作させた。TGCにかけられた印加電圧を以下のようにした状態でコミッショニングが行われた。

- Endcap : 2800V
- Forward : 2000V

本来は 2900V の印加電圧がかけられるところを、このように低い印加電圧しかかけなかった 理由には、ビームバックグラウンドがどの程度チェンバーの動作に影響するか確証が得られな かったため、印加電圧を低くした状態で使用したという理由がある。

以下、シングルビームにおける Sector Logic の設定について記述する。

### 5.2.2 Sector Logic

TGC Sector Logic のトリガー論理も Single Beam 用の設定が成された。HPT モジュールから 送られてくる信号を表 5.1 の条件で Pt 判定値の発行を行う。

$ \Delta R $	HPT or LPT	Pt
all	LowPT	1
$ \Delta R  > 10$	HighPt	4
$ \Delta R  \leq 10$	HighPt	5

表 5.1: Single Beam 用トリガー条件

トリガーは Wire と Strip の両方のヒットを要求する。ただし、発行する Pt 判定値の条件に Strip は要求していない。



図 5.5: Pt 判定値と ΔR 値の関係模式図

HighPt イベントは 3station コインシデンスを行っているため、ATLAS 衝突点と検出位置を通る直線に近い軌跡を描く確率が LowPt イベントと比べて高い。さらに、Pt5 は、同じ HighPt イベントである Pt4 と比べて ΔR 値が小さいものを取っているため、衝突点から飛んできたミューオンイベントの純度が高くなる。

また、バレル部のミューオントリガーである RPC は Pt を 2,3,6 を出力した。このように、シングルビーム設定では、トリガーの Pt 判定値を見れば前後方部とバレル部のどちらから発行された LVL1 トリガーなのかを見る事が出来るようになっている。

# 5.3 TGC のシングルビーム設定による宇宙線コミッショニング

シングルビームによるコミッショニングがLHCの事故により出来なくなった後に、シングル ビーム設定のままでの宇宙線コミッショニングが行われた。

この時の宇宙線コミッショニングでは、TGCの印加電圧が以下のように設定された。

- Endcap : 2800V
- Forward : 2200V

シングルビームによるコミッショニングは数回しか行われず、また一回一回のコミッショニング時間が短かったため、モジュールの動作検証を行うには統計量が不足していた。よって、その後に行われた宇宙線コミッショニングのデータも使用して Sector Logic の動作検証を行った。
# 第6章 Single Beam データの解析

シングルビームによるコミッショニングは、LHC が事故で一時停止するまで行われた。

しかし、LHCが停止した後にも ATLAS 検出器は稼動し続け、ビーム用の設定のまま宇宙線 によるコミッショニングが続けられている。宇宙線によるコミッショニングでは、全検出器の トリガーを有効になっている。

ここでは、シングルビームのコミッショニングで取得されたデータの解析結果と、その後に 行われた宇宙線コミッショニングのデータを解析した結果から Sector Logic の動作検証を行い、 シングルビームと宇宙線の違いについて見ていく。

### 6.1 Single Beam における TGC の測定結果

TGCは、シングルビームによるコミッショニング時には前述の通り、トリガーを発行しても CTPで止められていた。しかし、データのリードアウトと、トリガーの発行タイミングについ て測定された。

ビームはC-sideの方向から入射された。ここではまず、TGCに関する結果について見ていく。

#### 6.1.1 Trigger Timing

TGC のトリガータイミングは、ビームが入射された上流の C-side では BPTX のタイミング から+1BC(Bunch Crossing) 分、下流の A-side では+5BC 分のずれが見られた。(図 6.1.1)



図 6.1: シングルビームにおけるトリガータイミング

横軸に BPTX が発行したトリガーを基準とした BC 値を取っている。BPTX と同時にトリガー を出した場合は、図 6.1.1 で 0 のビンにイベントが入る。

それぞれのプロットの色と発行された TGC の Pt 判定値の関係は、以下のようになっている。

- 緑色: Pt1
- 青色: Pt4
- 赤色: Pt5
- 黒色: Pt1,Pt4,Pt5の合計

A-side と C-side の間の空間 30m が、トリガー発行タイミングにおける 4BC 差の TOF(Time Of Flight) として見えている。トリガータイミングは、要求されたタイミングの±1BCの範囲にお さめることが出来たことから。これはシングルビーム入射までに行われてきた宇宙線によるコ ミッショニングによる成果であり、TGC が発行するトリガータイミングを、目標の 1BC 範囲 内に正確に発行できることが証明された。以上のように TGC のトリガータイミングは予想さ れた範囲内のずれでおさまっており、既にビーム衝突に向けた準備が出来ている状態であると 評価された。

#### 6.1.2 Readout Timing

ATLAS の TGC エレクトロニクスでは、トリガーの ±1BC 分のデータ読み出しが行われる。 このため、+1BC のタイミングのずれが見られた C-side のデータのリードアウトは成功したが、 A-side のデータの読み出しには失敗している。



図 6.2: TGC の η 方向で区分けした時のチェンバーのヒット分布 (シングルビーム)

このグラフで、横軸が正の部分が A-side で、負の部分が C-side となっている。後日取られた 宇宙線による、TGC もトリガーが許されたコミッショニングでは図 6.1.2 のように、両サイド でイベントが見られている。



図 6.3: TGC の η 方向で区分けした時のチェンバーのヒット分布 (宇宙線)

#### 6.2 Sector Logic の論理検証

Sector Logic がトリガーモジュールとして正常に動作しているかを検証する。検証項目には、 以下の項目が挙げられる。

- トリガータイミングはあっているか。
- トリガー位置情報は正しいかどうか
- SLのトリガー論理は正しく動作しているか

6.2.1 トリガータイミングについて

Sector Logic のトリガーモジュールとしてのトリガー発行のタイミングが正しく設定されて いるかについては、TGC のトリガータイミングが ±1BC で調整されていたことから、良好に動 作していると見なせる。

#### 6.2.2 SLのトリガー論理の動作確認について

LVL1トリガーは ROI単位でトリガー位置の情報の発行を行うため、これについて SLB で取られたコインシデンス位置と正しい関係が見られるかどうかの検証を行う。。また、前章でシングルビームにおける Sector Logic の設定を説明したが、その設定が正しく反映されているかどうかを検証する。

トリガー位置の動作検証

トリガー位置情報の検証については、ROIが連続的に発行されていることの確認と、SLから 発行された LVL1 トリガーにおける ROI の位置と TGC Doublet の 2station コインシデンスが取 られた SLB の位置を示す SLB Location ID(SLB LOC)を比較する事で行う。第一に、ROIが正 しく全領域で発行されているかを検証する。



図 6.4: シングルビームセットアップにおける 図 6.5: シングルビームセットアップにおける ROI分布図 (Endcap) ROI分布図 (Forward)

ROIの分布図であるグラフ 6.2.2,6.2.2 を見ると、連続して ROI が発行されている。このことから、ROI は欠けることなく SL から発行されていることが分かる。

次に、SLB と ROI の位置対応関係について見ていく。SLB LOC と、ROI の分布を Endcap と Forward、Wire と Strip で分けて表示した。



☑ 6.6: ROI - SLB LocationID Wire(Endcap)



☑ 6.8: ROI - SLB LocationID Strip(Endcap)



☑ 6.7: ROI - SLB LocationID Wire(Forward)



☑ 6.9: ROI - SLB LocationID Strip(Forward)

Forward は 2 つのトリガーセクターを 1 つの SSW で処理を行うため、SSW から SLB のデー タを読み出す際にトリガーセクター同士で SLB の ID が重複しないように、トリガーセクター ごとに SLB LOC を分けて設定されている。このため、ROI に対して二種類の SLB LOC が二種 類見えている。 また、SLB は 1 つで Wire, Strip 各方向 4 つ分の ROI 領域の処理を行う。このため、Wire 方向の対応を見ると ROI が 16 個ごと (Wire 方向で ROI4 段分) に SLB LOC が変化していること が見える。例外的に、Endcap の ROI 0 ~ 3 の領域 (SSC 0)のみ、1 つの SLB で 4 つの ROI を処 理している。

以上の結果から、Sector Logic のトリガー位置情報は正しく論理処理がなされていることが 分かる。

Pt 判定値についての検証

SLの Pt 判定値情報は、表 5.1 に示したようになっている。これが正しく反映されているか どうか調べる。図 6.2.2 は、シングルビーム設定で取られた宇宙線コミッショニングにおいて、 SL から発行された Pt 判定値である。



図 6.10: Pt 判定値

次に、Pt 判定値と、シングルビーム用に設定された HighPt,LowPt 判定の関係について見る。 図 6.2.2, 6.2.2 と図 6.2.2, 6.2.2 は、Wire の LowPt イベントと HighPt イベントを、Endcap と Forward について別々に抜き出したものである。



図 6.11: Pt 判定值 (LowPt Event) Endcap



図 6.13: Pt 判定值 (HighPt Event) Endcap



図 6.12: Pt 判定值 (LowPt Event) Forward



図 6.14: Pt 判定值 (HighPt Event) Forward

図 6.2.2 を見ると、LowPt イベントのみを抽出したにも関わらず、Pt=4,5 が 3 イベント存在 している。詳しく調査を行ったところ、特定の Sector Logic Board から出力されたイベントで あることが分かった。ボード依存のハードウェア異常である可能性が高いが、この件について は現在調査中である。

次に、HighPt イベントの時に、ΔR 値に対して Pt 判定値が正常に出力されているかを見る。



図 6.15: Pt 判定值 vs ΔR Endcap

図 6.16: Pt 判定值 vs ΔR Forward

解析結果を見ると、前述の条件に従っていない部分が存在している。 $\Delta R = +10$ の時に、Endcap と Forward の両方で Pt=4 と Pt=5 が見られている。次項では、この HighPt イベントにおける Sector Logic のエラーについて説明を行う。

Pt 判定値のエラー原因の追究

結論から言うと、これは Single Beam 用に用意した LUT の  $\Delta R = 10$  における Pt 判定値の設定ミスが原因である。LUT を検査したところ、Pos R 値が  $0\Delta R = +10$  に返す値が 5 ではなく 4 になっていたことが分かった。

Pos R は、HPT モジュールから SL に送られてくる位置情報である。Pos R から分かる具体的 な位置情報については、以下の通りとなっている。

- Endcap Pos R=0: ROI 番号が 8n+4 ~ 8n+7 および、ROI 番号が 0~3
- Endcap Pos R=1: ROI 番号が 8n ~ 8n+3
- Forward Pos R=0: ROI 番号が 8n ~ 8n+3
- Forward Pos R=1: ROI 番号が 8n+4 ~ 8n+7



図 6.17: PosR の位置情報

以下に、 $\Delta R = +10$ のイベントの、Pos R 値によってカットをかけた図を載せる。LUTの設定 ミスが Sector Logic の動作に反映されていることが分かる。



図 6.18: Endcap Pt 判定值 (POS R=0)



図 6.19: Endcap Pt 判定值 (POS R=1)



図 6.20: Forward Pt 判定值 (POS R=0)



図 6.21: Forward Pt 判定值 (POS R=1)

このデータ解析に関しては、簡単のために同時にTGCが1トリガーしか発行していない(ト リガーセクター中に多重ヒットがなく、トリガーを発行したトリガーセクター以外にヒットが 無い)という条件を課しているため、印加電圧が低く元からイベント数の少ないForward 領域 の HighPt イベントの統計量がかなり少なくなってしまった。これは Sector Logic の動作検証に は統計量が足りていない。今後、解析手法を改めるか、Forward の印加電圧を高くしたコミッ ショニングで十分な統計量が有るデータを用いる事でより詳細な動作検証を行う予定である。

シングルビーム用の設定に関しては以上のような問題点が見られたが、ハードウェアとして は長期間のコミッショニングにも安定して稼動し、LVL1トリガーを生成していた。現在 TGC は ATLAS の調整のために稼動停止しているが、2009年4月頃には再び宇宙線でのコミッショ ニングが再開されることが予定されている。

現在はビーム、宇宙線で取られたデータを解析し、Sector Logic の動作検証をより深く行っていくと共に、Sector Logic のデータの解析環境やツールの開発を行い、LHC の再稼動および 粒子衝突本番に備えている。

## 第7章 まとめ

本研究では、この LVL1 トリガーの発行を行う TGC トリガーシステムの最終段階に位置する Sector Logic モジュールの研究、開発を行い、LHC で行われたシングルビームコミッショニン グから得られた結果について解析した。

LHC シングルビームによるコミッショニングを行うにあたって、ATLAS ではトリガー論理 等に関してシングルビーム専用の設定が成された。TGC は印加電圧を低くした状態でシングル ビームによるデータテイクを行った。TGC のトリガー論理を最終決定する Sector Logic では、 6 段階の Pt 判定値のうち 1,4,5 の三種類を発行するように設定した。

本論文では Sector Logic の動作検証に、シングルビームデータと宇宙線コミッショニングに よるデータの両方を使用して動作検証を行った。これらのデータから SectorLogic は位置情報 の処理、トリガータイミング共に良好に動作していることが分かった。

Pt 判定値を発行する論理については、LowPt コインシデンスの時に発行される Pt 判定値が正常に発行されていない問題が見つかったが、これはハードウェア依存のものである可能性があり、調査が続けられる。

また、LUTの設定ミスが発覚し、Sector Logic はその設定ミスを忠実に反映して動作していることが分かった。ただし Forward 部分については、今のところ問題なく動作していることは確認されたが、統計量が足りないため、今後の宇宙線コミッショニングの再開やビームランによって、さらなる動作検証を行う必要が有る。

以上のように、Sector Logic はトリガータイミング、トリガー位置検出、トリガー論理について良好に動作していることが確認された。今後は Sector Logic に関わる環境の整備等の調整を行い、LHCの再開にむけて、ビーム衝突を万全な状態で迎えるために準備を整えている。

謝辞

本研究を行うにあたって、研究を行う機会と、熱心な御指導をして頂いた指導教官 藏重久弥 准教授<sup>4</sup> に、心より感謝を申し上げます。

本研究について多くの御指導と助言を頂きました、高エネルギー加速器研究機構の 佐々木修 氏<sup>b</sup>、池野正弘氏<sup>b</sup> に深く感謝致します。

また、神戸大学の川越清以氏<sup>a</sup>、山崎祐司氏<sup>a</sup>、越智敦彦氏<sup>a</sup>、松下崇氏<sup>a</sup>、石川明正氏<sup>a</sup>。なら びに ATLAS TGC JAPAN の 坂本宏氏<sup>c</sup>、川本辰夫氏<sup>c</sup>、石野雅也氏<sup>c</sup>、織田勧氏<sup>c</sup>、戸本誠氏<sup>d</sup>、杉 本卓也氏<sup>d</sup>、田中秀二氏<sup>b</sup>、福永力氏<sup>e</sup>、菅谷頼仁氏<sup>f</sup> 他 ATLAS TGC JAPAN グループの皆様に深 く感謝いたします。

Sector Logic の開発を共に行った 中塚洋輝氏<sup>*a*</sup>、西山知徳氏<sup>*a*</sup>、そして TGC エレクトロニクス グループの 久保田隆至氏<sup>*c*</sup>、結束晃平氏<sup>*c*</sup>、平山翔氏<sup>*c*</sup>、金賀史彦氏<sup>*c*</sup>、奥村恭幸氏<sup>*d*</sup>、高橋悠太氏 <sup>*d*</sup>、長谷川慧氏<sup>*d*</sup>、鈴木友氏<sup>*b*</sup>に深く感謝致します。

研究生活を通して、多くの協力、助言を頂きました 喜家村裕宣氏<sup>a</sup>、大町千尋氏<sup>a</sup>、岡田勝吾 氏<sup>a</sup>、堀卓也氏<sup>a</sup>、秋山邦裕氏<sup>a</sup> に感謝致します。

秘書の横山有美様<sup>*a*</sup>、朝日恵美様<sup>*b*</sup>、本田由子様<sup>*b*</sup>には出張等の様々な面で大変お世話になり ました。ありがとうございました。

そして、研究室の皆様には大変お世話になりました。深く感謝しております。

最後に、Sector Logic の開発を行った先輩である 一宮亮氏、緒方岳氏。そして私を直接指導

して頂き、多くの助言を頂きました 丹羽正氏、門坂拓哉氏 に心からの感謝を申し上げます。 以上を持って謝辞とさせていただきます。皆様、本当にありがとうございました。

所属

神戸大学 理学研究科(自然科学研究科)<sup>a</sup> 高エネルギー加速器研究機構(総合研究大学院大学)<sup>b</sup> 東京大学素粒子国際研究センター(ICEPP)<sup>c</sup> 名古屋大学理学研究科<sup>d</sup> 東京都立大学理学研究科<sup>e</sup> 大阪大学理学部<sup>f</sup>